27571201EDA及VHDL设计试卷8.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
27571201EDA及VHDL设计试卷8

复核总分 复核人 总 分 题 号 一 二 三 四 五 题 分 10 10 18 32 30 核分人 得 分 得分 评卷人 复查人 1. 在VHDL的端口声明语句中,用( )声明端口为双向方向。 A.IN         B.OUT      C.INOUT      D.BUFFER 2. 在下列标识符中,( )是VHDL合法的标识符。 A.4h_adde     B.h_adde_     C.h_adder     D._h_adde 3. 在VHDL中,可以用( )表示数据或地址总线的名称。 A.下标名      B.段名     C.总线名      D.字符串 4. 在VHDL的IEEE标准库中,预定义的标准逻辑位STD_LOGIC数据有( )种逻辑值。 A.2         B.3      C.8        D.9 5. 在VHDL的FOR_LOOP语句中,循环变量是一个临时变量,属于LOOP语句的局部变量,( )事先声明。 A.必须       B.不必   C.其类型要    D.其属性要 6. 过程调用前需要将过程的过程首和过程体装入( )中。 A.程序包      B.结构体      C.源程序      D.设计实体 7. 在VHDL中有语句 C=A&B,其中的“&”的含义是( ) A.与 B.或 C.非 D.连接 8. 在VHDL的进程中信号赋值语句信号更新是顺序完成比变量更快完成在进程最后完成. 对结构与工作原理的描述中,正确的是A. CPLD是复杂可编程逻辑器件是基于结构的器件每次上电后必须进行一次配置系列属结构. QuartusⅡ的VHDL语言文本设计文件类型是( ) A. .vwf B. .bdf C. .vhd D. .v 得分 评卷人 复查人 11. 功能仿真是在设计输入完成后,选择具体器件进行编译之前进行的逻辑功能验证,因此又称为 。 12. VHDL设计实体的基本结构由   、程序包、实体、结构体和配置等部分构成。 13. 在VHDL中,最常用的程序包是  程序包。 14. VHDL的数字型文字包括 文字、实数文字、以数制基数表示的文字和物理量文字。 15. VHDL的数据类型包括实数类型、整数类型、 类型和文件类型。 16. VHDL顺序语句只能出现在 、过程和函数中,是按程序的书写顺序执行的。 17. VHDL的过程分为过程首和 两部分,调用前需要将它们装入程序包中。 18. 程序包是用VHDL语言编写的,其源程序也需要以 文件类型保存。 19. 在编译设计文件前,应先选择下载的目标芯片,否则系统将以 的目标芯片为基础完成设计文件的编译。 20. 指定设计电路的输入/输出端口与目标芯片引脚的连接关系过程称为 。 得分 评卷人 复查人 21.什么是逻辑适配? 得 分 22. 简要解释FPGA的底层嵌入功能单元。 得 分 23.赋值语句的功能是什么?试比较信号赋值和变量赋值。 得 分 得分 评卷人 复查人 24.以下是低有效同步清零clr、低有效异步复位set、时钟clk上升沿触发的D触发器构造体描述,指出其中的四处错误。 ARCHITECTURE behave OF dff_4 IS BEGIN PROCESS(clk) BEGIN IF set=1 THEN q=1; ELSIF (clkEVENT AND clk=0) THEN IF clr=1 THEN q=0; ELSE q=d; END IF; END IF; END PROCESS; END behave; 得 分 25.阅读下面的VHDL程序,分析设计电路功能。 library ieee;

文档评论(0)

kxiachiq + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档