EDA第六章有限状态机设计-定稿精选.ppt

COM: PROCESS(current_state, state_inputs) --组合逻辑进程 BEGIN CASE current_state IS WHEN st0 = comb_outputs = 00; --初始状态 IF state_inputs = “01” THEN next_state = st1; –投入5角 ELSIF state_inputs =”10” THEN next_state = st2; –投入1元 ELSE Next_state =st0; --其他 维持原状态 END IF; WHEN st1= --已经有5角 IF state_inputs = “01” THEN next_state = st2 ; -- 又投入5角 ELSIF state_inputs =” 10”THEN next_state = st0; comb_output=”10”; --1元 ELSE next_state = st1; -- 使用NULL维持原来状态也可以; END IF; WHEN st2= -已经有1元 IF state_inputs = “01”THEN next_state = st0; comb_output=”10”; --投入5角 ELSIF state_inputs =”10 ”THEN next_state = st0; comb_output=”11”; --1元 ELSE next_state = st2; -- 使用NULL维持原来状态也可以; END IF; WHEN OTERS =comb_outputs = “00”; next_state = st0; END CASE; END PROCESS; END ARCHITECTURE behv; 本章结束 （共33页） 共33页 黑龙江大学电子工程学院 第六章 有限状态机设计 有限状态机及其技术是实现数字系统中的重要组成部分，主要用于解决同步时序逻辑的问题，状态机的设计优点在于符合人的思维逻辑，对大型系统的设计和实现很有帮助。 一、概述 ※ 二、一般有限状态机的设计 三、Moore型有限状态机的设计 四、Mealy型有限状态机的设计 五、状态编码 六、状态机剩余状态的处理 一、 概述 1、关于状态机 状态机就是事物存在状态的一种综合描述。 用VHDL设计的状态机有多种形式： (1)、从状态机的信号输出方式分有Mealy(米立)型和Moore(摩尔)型两种。 Moore型：输出只是当前状态值的函数,并仅在时钟边沿到来时才变化。 Mealy型：输出是当前状态值、当前输出值和当前输入值的函数。 (2)、从结构上分有单进程状态机和多进行状态机； (3)、从状态表达方式上分为符号化状态机和确定状态编码的状态机。 (4)、从编码方式上分为顺序编码状态机和一位热码编码状态机和其他编码方式状态机等。 2、状态机的特点 (1)、有限状态机克服了纯硬件数字系统顺序方式控制不灵活的特点。状态机属于纯硬件数字系统中的顺序控制电路，速度优于程序控制的MCU。 (2)、由于状态机的结构模式相对简单，设计方案相对固定，一般设计为符号化枚举类型的状态。 (3)、状态机容易构成性能优良的同步时序模块，可有效克服竞争冒险。和消除电路中的毛刺。 (4)、同VHDL的其他描述方式相比，状态机的表述丰富，程序层次分明，结构清晰易懂，便于排错，修改和移植。 (5)、在高速运算和控制方面，状态机有着巨大的优势。 (6)、从可靠性上来说，状态机属于纯电路，没有软件编程方面的一些缺陷。 如状态机设计中使用了完整容错技术，从非法状态的返回时间都是优于 MCU。 3、状态机的基本结构和功能 状态机的基本操作有两种 (1)、状态机内部状态转换。次态由当前状态和输入决定。 (2)、产生输出序列。根据当前状态和输入状态决定输出。 状态 译码器 状态 寄存器 输 出 译 码 器 输入 反馈 输出 状态 组合逻辑 组合逻辑 寄存器部分 状态机结构示意图 二、 一般有限状态机的设计 为了获得可综合的、高效的状态机描述： (1)、一般使用枚