电工电子综实验(Ⅱ).docVIP

电工电子综合实验（Ⅱ） ——数字计时器设计 2011年9月 目录 设计要求 设计原理 三、各元件引脚布局图及逻辑功能 四、各单元设计过程及逻辑图 五、数字计时器的完整逻辑图 六、电路安装与调试 七、心得体会 八、参考资料 设计要求 A.实验目的 掌握常见集成电路工作原理和使用方法。 学会单元电路设计与组合方法。 B.实验要求 实现00分00秒～59分59秒数字计时器。 C.实验内容 1、设计实现信号源电路（）。 2、设计实现00分00秒～59分59秒数字计时器及译码显示电路（）。 3、设计实现快速校分电路（）与简单防抖动电路。（较分时秒不计数） 4、设计实现加入任意时刻复位电路（）。 5、设计实现59分53秒、59分55秒、59分57秒（）三低音,59分59秒（）一高音的报时电路。 6、整体完成00分00秒～59分59秒数字电子时间计时器电路。 D.实验器材 集成电路： NE555 一片 (多谐振荡) CD4040 一片 （分频） CD4518 两片 （8421BCD码十进制计数器） CD4511 四片 （译码） 74LS00 三片 （与非） 74LS20 一片 （4输入与非） 74LS21 三片 （4输入与门） 74LS74 一片 （D触发） 电阻： 1KΩ 一只 3KΩ 一只 150Ω 四只 （限流，保护发光二极管） 电容： 0.047uf 一只 双字共阴字屏两块 设计原理 电子计时器是一个对标准频率进行计数的计数电路。由信号源电路、计时电路、译码显示电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如下图所示： 在信号源电路中，我们用NE555(555定时器)和电容、电阻构成多谐振荡器产生方波信号，并用12位二进制串行分频器CD4040得到需要的不同频率；考虑计时电路时，我们使用了两片CD4518（二-十进制加法计数器）对秒和分分别进行计数；译码显示电路中，我们采用译码器CD4511来驱动共阴显示字屏；在校分电路中，我们用D触发器74LS74和简单的门电路构成，以便将分显示屏跳到想要的时刻；考虑清零电路时，由于CD4518有异步清零端，故可通过简单的门电路就可以使电路具有随时清零功能；而报时电路则可通过门电路设计实现。 各元件引脚布局图及逻辑功能 3.1 NE555 引脚布局图： 图1 NE555引脚布局图 内部结构图： 图2 NE555内部结构图 逻辑功能说明： NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本电路中，用于构成信号发生器，是整个电路的核心。其引脚布局图如图1所示。 其中引脚1为接地端，引脚2和引脚6为输入端，引脚3为输出端，引脚4为复位清零端，引脚5为调整端（通常空置或通过一个电容接地），引脚7为放电端，引脚8为电源。 逻辑功能表： (引脚4 ) Vi1(引脚6) Vi2(引脚2) VO(引脚3) 0 × × 0 1 0 1 1 1 不变 表1 NE555逻辑功能表 3.2 CD4040 引脚布局图： 图3 CD4040引脚布局图 内部结构图： 图4 CD4040内部结构图 逻辑功能说明： CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的，在电路中利用其与NE555组合构成信号源电路。其引脚布局图如图3所示，内部结构图如图4所示。 引脚图如图3所示，其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，为输出端，其输出信号频率分别为输入信号频率的。 3.3 CD4518 引脚布局图： 图5 CD4518引脚布局图 内部结构图： 图6 CD4518内部结构图 逻辑功能说明： CD4518是一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器，每个计数器的引脚布局图如图5所示，内部结构图如图6所示。 逻辑功能表： 输入 输出 CR CP EN Q3 Q2 Q1 Q0 清零 1 × × 0 0 0 0 计数 0 ↑ 1 BCD码加法计数 保持 0 × 0 保持 计数 0 0 ↓ BCD码加法计数 保持 0 1 × 保持 表2 CD4518逻辑功能表 3.4 CD4511 引脚布局图： 图7 CD4511引脚布局