实验一4位二进制计数器实验.doc

计算机组成原理 实验报告 姓 名： 学 号： 班 级： 院 系： 实验一 4位二进制计数器实验 【实验环境】 1. Windows 2000 或 Windows XP 2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。 【实验目的】 熟悉VHDL语言的编写。 验证计数器的计数功能。 【实验要求】 本实验要求设计一个4位二进制计数器。要求在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F的数据显示。（其次要求下载到实验版实现显示） 【实验原理】 计数器是一种用来实现计数功能的时序部件，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。 计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下： 计数器的种类 下面对同步二进制加法计数器做一些介绍。 同步计数器中，所有触发器的CP端是相连的，CP的每一个触发沿都会使所有的触发器状态更新。因此不能使用T′触发器。应控制触发器的输入端，即将触发器接成T触发器。只有当低位向高位进位时（即低位全1时再加1），令高位触发器的T=1，触发器翻转，计数加1。 例如由JK触发器组成的4位同步二进制加法计数器，令其用下降沿触发。下面分析它的工作原理。 ①输出方程 ②驱动方程 ③状态方程 本实验中要求用VHDL语言设计同步4位二进制计数器，令其上升沿触发。 【实验步骤】 1、在Quartus II 软件中创建一个工程 2、输入源程序。 （1）新建一个VHDL项目文件。 （2）然后在VHDL文本编译窗中键入VHDL程序。VHDL语言的程序代码如下 其中，CLK是时钟信号，CQ是4位数据输出端。每当检测到CLK出现一个上升沿时， 计数器就自加1并输出结果。 （3）键入程序后，点击保存，选择默认保存名。 3. 编译文件。 在【Processing 】菜单下，点击【Start Compilation】命令，或直接点击常用工具栏 上的 按钮，如果工程中的文件有错误，在下方的Processing处理栏中会显示出 来。对于Processing栏显示出的语句格式错误，可双击此条文，即弹出vhdl文件，在闪 动的光标处（或附近）可发现文件中的错误。再次进行编译直至排除所有错误。 4.波形仿真 新建一个波形仿真文件 在【File】菜单下，点击【New】命令。在随后弹出的对话框中，选择【Verification/Debugging Files】模块，选中【Vector Waveform File】选项，点击 OK 按钮。 在文件中加入输入、输出引脚。 对输入信号进行设置，对输出信号仿真后的结果进行观察。 直接点击左侧工具栏上的（时钟按钮）按钮。在随后弹出的对话框的 Period 栏目 中设定参数为20ns，点击 OK 按钮。 （4）将软件的仿真模式修改为“功能仿真”模式。 选择好“功能仿真”模式后，需要生成一个“功能仿真的网表文件”，方法如图，选择 【Processing】菜单，点击【Generate Functional Simulation Netlist】命令。此后需要保存 该波形文件，如图，选择默认文件名。 开始功能仿真，在【Processing】菜单下，选择【Start Simulation】启动仿真工具， 或直接点击常用工具栏上的按钮。 （7）观察仿真结果，对比输入与输出之间的逻辑关系是否符合电路的逻辑功能。 如图所示，时钟每经过一个上升沿，输出加1，达