41双稳态触发器.pptVIP

第四章 双稳态触发器 双稳态触发器（简称触发器） 4-1 RS触发器 一、基本RS触发器： 特性表： 逻辑符号： 二、同步RS触发器（钟控RS触发器 ）： 2、逻辑符号： 3、特性表： RS触发器的逻辑功能： 多输入RS触发器： 时钟低电平有效的RS触发器： 4、RS触发器的状态转换图： 5、RS触发器的时序图： 4-2 JK触发器 一、主从JK触发器（主从结构同步JK触发器 ）： 特性表分析： 逻辑符号： 3、延迟触发器： 多输入延迟触发器： 4、边沿触发器逻辑： 二、JK触发器的分析： 1、特性表： （CP下降沿时） 二、JK触发器的分析： 1、特性表： （CP下降沿时） 2、特性方程： 3、JK触发器的状态转换图： 4、JK触发器的时序图： 5、JK触发器分析小结： 1、特性表： （CP下降沿时） 3、时序图： 时序图： 三、用JK触发器构成的其它触发器： 1、T触发器： 2、 D触发器： 2、 D触发器分析： 4-3 边沿触发器 一、维持阻塞的RS触发器： 同步RS触发器: 2、工作原理分析： 2、工作原理分析： 2、工作原理分析： 3、特性表分析： 4、逻辑符号： 例题1： 二、利用传输延迟时间的JK触发器： 2、工作原理分析： 2、工作原理分析： 3、特性分析： 4、逻辑符号： 例题2： 三、主从结构的D触发器： 2、工作原理分析： 3、特性分析： 4、逻辑符号： 4-4 集成触发器的参数 一、直流参数 二、时间参数 时钟信号的时间参数： 1、T触发器： 逻辑电路： 特性表 （ 时钟下降沿有效）： Qn 0 Qn 1 Qn+1 T 特性方程： 逻辑电路： 0 1 Qn+1 D 特性表分析： （时钟下降沿有效）： 特性表 （时钟下降沿有效）： 0 0 1 1 Qn+1 D 特性方程： 1、逻辑电路： 2 3 4 1 Q Q S CP R 去掉(1)、(2)、(3)、(4)条线，电路就是普通的同步RS触发器。 期望将触发器做成边沿触发器，即只有在时钟的上升沿触发器才可以触发，否则触发器不测量、不输出。 Q Q S CP R 3 1 Q Q S CP R 电路中含四个基本RS触发器。 1 S S CP=0 CP=1 没有(1)线时，输入S仅通过非门加到下一个与非门的输入端。有(1)线后， S的信号可以通过(1)线保持。当CP=0时，(1)线传 输的是1，S与1后输出S；当CP翻转为1瞬时，若没 有(4)线S与1后输出S，此时的信号被测量，并经输出的基本RS触发器输出。 Q Q S CP R 线(1)称：置1维持线； 线(2)称：置0维持线； S CP R R 当CP=0时，S、R经与非门传输，此时的信号不影响输出。 当CP由0翻转为1时，即时钟的上升沿时，输入 端S、R的低电平信号被测量、并存入中间的基本RS触发器。 S=0、R=1时，输出Q=1，所以称(1)线为置1维 持线； S=1、R=0时，输出Q=0称(2)线为置0维持线. S 1 2 1 0 0 1 1 1 3 4 Q Q S CP R 线(3)称：置0阻塞线； 线(4)称：置1阻塞线。 S CP R R 若没有(3)、(4)线时 当CP=1期间，R、S的变化将直接作用到中间基本RS触发器，从而影响输出。 (3)、(4)线将时钟CP上升沿时测量到的信号保持，从而阻止了CP=1期间输入对输出的影响。 当CP=1期间，输入信号变为置0信号时，(3)线可以阻止输出翻转为0，所以称(3)线为置0阻塞线；同理：输入信号变为置1信号时，(4)线可以阻止输出翻转为1，所以称(4)线为置1阻塞线。 1 0 0 1 CP=1 2 3 4 1 Q Q S CP R 0 1 0 不定 0 0 1 1 * * R Qn * 1 Qn * 0 CP 1 0 Qn 1 Qn+1 S 特性表： 原理说明： 1、CP=0时，输出保持； 2、CP=1时，输出保持； 3、CP上升沿时，按特性表翻转。 Q Q 1S C1 1R S CP R CP RD SD R S Q Q 分析图示触发器的时序图。 Q Q S 1S C1 1R R SD S CP R RD 1、逻辑电路： 1