55状态化简(阅读).pptVIP

5.6.2 电路实现 定义：由赋值表作出逻辑电路图 每位状态变量对应一个触发器 输出函数一般比较简单 电路实现的主要工作是确定各触发器的激励函数 方法一、激励表法 方法：作激励表，写表达式，画电路图 特点：●能处理约束条件，容易实现最简 ●需作较多表格，每个触发器一个 方法二、状态方程法 方法：写方程式，定激励表，画电路图 ①直接由赋值表写方程 ②与特征方程比较系数确定激励 特点：●较为简捷 ●不便于处理约束项，有任意项需注意简化 例5.6-5 用JK触发器实现下图状态表 (1)作激励表： 例5.6-5 实现下图状态表 (1)写方程 例5.6-6 用JK触发器实现下图状态转换表 (1)写方程 例5.6-6 用JK触发器实现下图状态转换表 (1)写方程 状态方程法注意事项 状态方程法较为简练，但难以处理约束条件（如RS触发器中RS=0）。 方程法需注意： 激励可为常数 若 则Ji=1，Ki=1 若 则Ji=0，Ki=0 若状态表中有任意项，配项后需注意化简 5.6.3 同步计数器设计 计数器是一种特定的时序电路，在给定计数器类型后（模、规则），其状态个数和状态编码均已确定，设计时可直接写出赋值状态表，作电路实现。 例5.6-7 设计同步8进制加法计数器，用JK实现 y2y1 x 00/0 00 01 11 10 0 1 y2’ y1’/z 11/0 10/0 01/0 01/0 01/0 状态表 00/1 01/0 0 * 1 * * 1 * 0 0 0 0 1 1 0 1 1 J K Q-Q’ JK触发器激励表 当Q=0时，Q’与J一致，与K无关 当Q=1时，Q’与K相反，与J无关 y2y1 x 0 * 00 01 11 10 0 1 J2 K2 1 * * 0 0 * 0 * * 1 触发器2的激励表 （由y2的现态和次态决定） * 1 * 1 y2y1 x 0 * 00 01 11 10 0 1 J1 K1 * 0 * 1 1 * * 0 * 0 触发器1的激励表 （由y1的现态和次态决定） 0 * 1 * (2)写表达式 方法一、激励表法 (3)画电路图 (2)写表达式 y2y1 x 00/0 00 01 11 10 0 1 y2’ y1’/z 11/0 10/0 01/0 01/0 01/0 状态表 00/1 01/0 (3)画电路图 方法二、状态方程法 (2)定激励 若用D触发器，则 若用JK触发器，则 101/0 100/1 000/1 000/0 100/0 101/0 000/0 000/0 110/0 111/0 111/0 110/0 * * 011/0 010/0 y2y1 xy3 00 01 11 10 00 01 11 10 y3’ y2’ y1’/z 状态表 方法二、状态方程法 (2)定激励 (3)画电路图 方法二、状态方程法 (2)定激励 y2y1 x 01/0 00 01 11 10 0 1 y2’ y1’/z 11/0 * 01/0 10/0 * 状态表 00/1 01/0 用JK触发器实现下面的状态表 (1)写方程 (2)定激励 而不是 任意项 000 111 100 011 110 010 101 001 y0 y2y1 00 01 00 01 11 10 y2’ y1’ y0’ (1)状态转换表 (4)画电路图 (3)定激励 (2)方程 * 作业 P167练习五 9，10，11 14 15(不完全指定状态表的化简) 16，20，22 计算机科学与技术学院 第五章 同步时序逻辑电路 数字系统逻辑设计 Digital System and Logic Design 主编：王维华、曲兆瑞 山东大学出版社 主讲人：李 新 山东大学 计算机科学与技术学院 * 　内容提要 5.3 同步时序逻辑电路设计概述 5.1 时序逻辑电路概述 5.5 状态化简 5.4 建立状态表 5.2 同步时序逻辑电路分析 5.6 状态分配和网络实现 5.5 状态化简 合并状态表中外特性相同的状态（消除多余状态) 外特性相同的状态常称为“相容状态” 外特性是指状态的输入/输出特性 化简步骤 （1）找相容状态对 （可以合并的状态对） （2）找最大相容集合 （可以合并的个数