第2章 组合逻电路.pptVIP

3、用ROM作字符发生器电路 用ROM存储字符Z 2.8.3 ROM的容量扩展 EPROM芯片２７２５６ 正常使用时，VCC=5V，VPP=5V。编程时，VPP=25V。 OE为输出使能端，OE=0时允许输出；OE=1时，输出被禁止，ROM输出端为高阻态。 CS为片选端，CS=0时，ROM工作；CS=1时，ROM停止工作，且输出为高阻态（不论OE为何值）。 1、位扩展（字长的扩展） 地址线及控制线分别并联 输出一个作为高8位，另一个作为低8位 用两片27256扩展成32k×16位EPROM 2、字扩展（字数扩展，地址码扩展） 用4片27256扩展成4×32k×16位EPROM OE端、输出线及地址线分别并联 高位地址A15、A16作为2线-4线译码器的输入信号，经译码后产生的4个输出信号分别接到4个芯片的CS端 本节小结 　　只读存储器在存入数据以后，不能用简单的方法更改，即在工作时它的存储内容是固定不变的，只能从中读出信息，不能写入信息，并且其所存储的信息在断电后仍能保持，常用于存放固定的信息。 　　ROM由地址译码器和存储体两部分构成。地址译码器产生了输入变量的全部最小项，即实现了对输入变量的与运算；存储体实现了有关最小项的或运算。因此，ROM实际上是由与门阵列和或门阵列构成的组合电路，利用ROM可以实现任何组合逻辑函数。 　　利用ROM实现组合函数的步骤：（1）列出函数的真值表或写出函数的最小项表达式。（2）选择合适的ROM，画出函数的阵列图。 ２.9 可编程逻辑器件（PLD） 2.9.1 PLD的基本结构 2.9.2 PLD的分类 2.9.3 PLA应用 退出 2.9.1 PLD的基本结构 PLD的基本结构 门电路的简化画法 2.9.1 PLD分类 2.9. PLA的应用 用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式 例 用PLD实现下列函数 各函数已是最简 阵列图 本节小结 PLD的主体是由与门和或门构成的与阵列和或阵列，因此，可利用PLD来实现任何组合逻辑函数，GAL还可用于实现时序逻辑电路。 用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式。用PLA实现逻辑函数时，首先需将函数化为最简与或式，然后画出PLA的阵列图。 * * * * * * * * 数据选择器的扩展 2.6.2 用数据选择器实现逻辑函数 基本原理 数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。 　　因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 基本步骤 确定数据选择器 确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。 3个变量，选用4选1数据选择器。 A1=A、A0=B 逻辑函数 1 选用74LS153 2 74LS153有两个地址变量。 求Di 3 （1）公式法 函数的标准与或表达式： 4选1数据选择器输出信号的表达式： 比较L和Y，得： 3 画连线图 4 4 求Di的方法 （2）真值表法 C=1时L=1，故D0=C L=0，故D2=0 L=1，故D3=1 C=0时L=1，故D1=C 求Di的方法 （3）图形法 D0 D1 D3 D2 用数据选择器实现函数： 例 ①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ③求Di D0=D D2=1 D6=1 D4=D D1=D D3=0 D7=0 D5=1 ④画连线图 本节小结 　数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。 　数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 　用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→求Di→画连线图。 ２.7 数据分配器 2.7.1 1路-4路数据分配器 2.6.2 集成数据分配器及其应用 退出 2.7.1 1路-4路数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 逻辑图 2.7.２ 集成数据分配器及其应用 集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的