82可编程通用阵列逻辑.pptVIP

习题 * 8.2.0 可编程阵列逻辑器件(PAL)简介 8.2.1 GAL器件的基本结构 8.2.2 输出逻辑宏单元OLMC 6.4.3 GAL的编程应用 1. PAL结构 8.2.0 可编程阵列逻辑器件(PAL)简介 1. PAL结构 8.2.0 可编程阵列逻辑器件(PAL)简介 可编程与阵列 输入端 输入/输出端 输出三态门 输入缓冲器 或门不可编程 AnBnCn An Bn Cn－1 AnBnCn－1 An BnCn－1 AnBn AnCn－1 BnCn－1 2. PAL实现全加器逻辑函数 8.2.0 可编程阵列逻辑器件(PAL)简介 (1) 生产厂家对PAL器件的命名，前面一般还有厂家的标志； (2) 代表制造工艺：空白代表TTL，C代表CMOS; (3) 代表PAL器件的最大阵列输入数； (4) 代表输出电路类型。 (5) 代表最大的组合输出端数目或最大的寄存器数目。 (6) 表示器件功耗级别、速度等级，封装形式等信息。 PAL器件的命名 8.2.0 可编程阵列逻辑器件(PAL)简介 在PAL基础上增加触发器构成GAL； GAL既可以实现组合逻辑功能又可以实现时序逻辑功能 8.2.0 可编程阵列逻辑器件(PAL)简介 组成: ? 8个输入缓冲器 ? 8个输出/反馈缓冲器 ? 8个三态输出缓冲器 ? 8个输出逻辑宏单元 ? 1个时钟输入CLK 缓冲器 ? 1个输出使能缓冲器 ☆ 1个可编程的与阵列 8.2.1 GAL器件的基本结构 输出逻辑宏单元（OLMC）结构 D触发器 或门 异或门 PTMUX OMUX TSMUX FMUX 1个D触发器 锁存或门的输出状态，使GAL可构成时序逻辑电路 4个多路开关 PTMUX：控制来自与阵列的第一乘积项 TSMUX：选择输出三态缓冲器的选通信号 FMUX：决定反馈信号的来源 OMUX：控制输出信号是否锁存 1个异或门 用于控制输出信号的极性 8.2.2 输出逻辑宏单元（OLMC） 输出逻辑宏单元（OLMC）结构 8.2.2 输出逻辑宏单元（OLMC） （1）乘积项多路开关PTMUX ： AC0和AC1（n）至少有一个为0时，第一与项成为或门的输入；否则地电平作为或门的输入； （2）输出多路开关OMUX ： AC0 AC1(n)等于10 时，输出为DFF-Q （3）三态多路开关TSMUX： AC0 AC1(n) 选择三态控制信号 1 1 第一与项 1 0 OE 0 1 地 0 0 Vcc （4）反馈多路开关FMUX： AC0 AC1(n)／AC1(m) 选择反馈信号来源 1 0 Q端 1 1 本级输出端 0 1 邻级输出 0 0 地 OLMC的工作模式控制信号 SYN： 共有同步信号；AC0：共有信号； AC1(n)：本级独立信号；AC1(m)：上（下）级独立信号； TSMUX 输出低电平；三态缓冲器为高阻态； FMUX选择来自邻级的输出信号接到与逻辑阵列的输入 SYN=1 AC0 =0 AC1(n) =1 OLMC的工作模式 专用输入模式 8.2.2 输出逻辑宏单元（OLMC） 简化后的模式图参见P.313 图8.2.8 (a) TSMUX 输出高电平； 三态缓冲器为工作态； OMUX选择异或门输出； FMUX选择地电平反馈（无反馈可被借用） SYN=1 AC0 =0 AC1(n) =0 OLMC的工作模式 专用输出模式 8.2.2 输出逻辑宏单元（OLMC） 简化后的模式图参见P.313 图8.2.8 (b) TSMUX 选择第一与项； 三态缓冲器受第一与项控制； OMUX选择异或门输出； FMUX选择本级输出信号反馈或本端口输入信号 SYN=1 AC0 =1 AC1(n) =1 OLMC的工作模式 反馈组合输入／输出模式 8.2.2 输出逻辑宏单元（OLMC） 简化后的模式图参见P.313 图8.2.8 (c) TSMUX 选择OE输出； 三态缓冲器受OE控制； OMUX选择DFF-Q输出； FMUX选择DFF-/Q反馈； SYN=0 AC0 =1 AC1(n) =0 OLMC的工作模式 寄存器输出模式 8.2.2 输出逻辑宏单元（OLMC） 简化后的模式图参见P