8组合逻辑电路译码器和数据选择器.pptVIP

第8讲 组合逻辑电路——译码器和数据选择器 一、二进制译码器： 允许译码条件下（S=1)，各输出逻辑式为： 例1、如何用74HC138设计4-16线译码器？ 例2、 用3-8线译码器实现逻辑函数： 例3、 3线-8线译码器构成数据分配器 三、显示译码器 共阴极LED七段显示器工作示意图： 共阳极LED七段显示器工作示意图： 7448逻辑功能 7448应用实例一 4.3.3 数据选择器 双4选1数据选择器CC14539 双4选1数据选择器74HC153 2. 逻辑式： 例4.3.4 试用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器。 二、用数据选择器设计组合逻辑电路 例4.3.5 试用4选l数据选择器实现例4.2.2的交通信号灯监视电路。 画逻辑图 例2、试用8选1数据选择器74HC151产生逻辑函数： 如下图： 第8讲 组合逻辑电路——译码器和数据选择器结 束 D0 D1 D2 D3 D4 D5 D6 D7 A2 双 4 选 1 数 据 选 择 器 D20 D21 D22 D23 Y2 D10 D11 D12 D13 Y1 S1 S2 A1 A0 A0 A1 1 ?1 Y A2=0:(1)工作 A2=1:(2)工作 4选1的函数形式为： 将Z变换为Y的表示形式，即： 令R?A1，A ? A0，有： 如果 D0=G，D1=G，D2=G，D3=1 A1 =R， A0=A Z=Y 4 选 1 D3 D2 D1 D0 Y A1 A0 R A G 1 1 Z D0=G，D1=G，D2=G，D3=1 A1 =R， A0=A 解： 将L写成如下形式： 因为74HC151的输出 所以，当D0=D1=D2=D4=0, D3=D5=D6=D7=1时，有L=Y。 D0 D1 D2 D3 D4 D5 D6 D7 S A2 A1 A0 Y 74HC151 X Y Z 0 1 D0=D1=D2=D4=0, D3=D5=D6=D7=1 作业：P212 题4.12 、 题4.16 1、灭灯输入BI/RBO: BI=0, 则a~g=0，字形消隐。 2、动态灭零输入RBI:LT=1,RBI=0 ,DCBA=0000 ,“灭零” a~g=0,BI/RBO=0 3、灯测试输入LT: LT=0, 则a~g=1。用于检测芯片的好坏。 动态灭零输出端RBO： LT=1,RBI=0 ,DCBA=0000 时BI/RBO=0； LT=0或LT=1, RBI=1 时BI/RBO=1。 * 二进制代码(机器代码) 转换 特定的输出状态(控制信号) 译码： 由功能 分类 二进制译码器 显示译码器 ——用于对电路进行逻辑控制 ——用于电路输出的数字显示部分 n位二进制代码可译成2n种电路状态。 译码器：具有译码功能的逻辑电路。 （代码变换器） 是编码的逆过程 二-十进制译码器 “1”:开门 “0”:封门 控制端 （使能端） 1、2-4线译码器 A1 1 S A1 A0 1 1 2 1 3 4 A0 Y0 Y1 Y2 Y3 输入变量 输出端 逐级写逻辑式： A1 1 S A1 A0 1 1 A0 Y0 Y1 Y2 Y3 2/4线 译码器功能表： 开门 封门 译码 0 0 0 0 1 0 1 0 0 1 1 0 输入代码 输出状态 Y3 Y2 Y1 Y0 译码器符号： 2—4线 译码器 输入 输出 特定的低电平 S 2—4 线 译码器 Y3 Y2 Y1 Y0 ：表示低电平有效 双2-4线集成译码器74LS139：（其中含两个2-4译码器） 输 入 输 出 使能端 使能端 输 入 输 出 +5V 地 管 脚 图 74LS139 2S 2Y0 2Y1 2Y2 2Y3 1S 1Y0 1Y1 1Y2 1Y3 ＆ 1 1 1 1 1 1 ＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S 0 1 1 1 1 1 1 1 1 S高电平有效。 即S1=1,S2=S3=0时，允许译码！ 2、3 - 8线译码器74HC138： 图4.3.8 输入选择 允许(使能) 输出 数 据 输 出 管 脚 图 +5V 地 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 74HC138 A0 A1 A2 表4.3.5 74HC