第8讲乘法器研究报告.pptVIP

乘法器 阵列乘法器（8位） 结构原理，特点 树形乘法器 基于wallace树的结构原理 4：2压缩器 结构原理（Basic, full-adder, Mux, Xor, TG等）、特点 BOOTH编码器 一、阵列乘法器电路原理 实现乘法的一个较快的方法是采用类似于手工计算乘法的方法。所有的部分积同时产生并组成一个阵列。运用多操作数相加来计算最终的积。这一方法如下图（１）所示，这一组操作可直接影射到硬件。所形成的结构称为阵列乘法器，它结合了下面三个功能：产生部分积、累加部分积和最终相加： 下图显示了一个阵列乘法器的组成。它的硬件结构与上面图1手工乘法之间在拓扑结构上一一对应。产生N个部分积需要有N*M个两位的AND门。乘法器的大部分面积都用于把N个部分积相加，这需要有N-1个M位的加法器。使部分积正确对位的移位通过简单布线来完成，而不需要任何逻辑电路。整个结构可以很容易地压缩成一个矩形，使它的版图非常紧凑。 三、电路单元模块功能与图形 1、全加器（FA）： 功能描述：在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加，所用的电路称为全加器。 1）真值表： 2）图形分析（逻辑图和图形符号） A