FPGA结构分析.ppt

FPGA 结构分析 罗赛 2004.10.17 Agenda 历史 设计一个FPD 结构特点、比较 一个与FPGA结构密切相关的研究 可编程器件/FPGA的历史起源 用于数字逻辑设计 数字逻辑硬件开发 板级设计（board level design） 使用小规模集成电路（SSI），按照其逻辑功能，在电路板上搭建起一个系统。 如74系列，4000系列。 SSI品种繁多，几乎可以实现任何数字电路功能。但： 调试阶段：不易调试，用示波器或LED灯。修改时需要飞线。 生产阶段：使用的IC太多。连线多，工作不稳定。体积庞大，功耗高。 ASIC 将整个功能集成到一块专用的集成电路芯片内。 单片IC，工作更稳定，成本更低。但仅限于批量生产。 调试手段：先板级设计出原型，在电路板上调试。 或在IC内建专用调试电路（如jtag），需EDA工具支持。 微控制器（MCU，单片机） MCU(CPU+RAM+ROM+外设) + 其它逻辑电路，使用软件来代替部分硬件的功能。 芯片个数少，程序修改容易。 但这是以牺牲硬件性能为代价的。不适宜高速的场合。 微处理器（MPU） MPU+RAM+ROM(FLASH)+其它 如x86、ARM、PPC、MIPS 大系统，可引入操作系统，功能强大 用户可升级（程序刷写FLASH。MCU升级需要专用烧写器） 成本高，不适合小应用场合 在线可编程器件（FPD） FPD：Field-Programmable Device SPLD（PLA、PAL） HCPLD（CPLD、FPGA） Field的含义： 厂家生产时FPD只是一块白板， 其功能在线（用户使用时）定义 单片 易修改、易调试 高速 可升级 如何设计一个FPD？ FPD的目的 数字电路的形式 描述组合逻辑 基本逻辑： “与”、“或”、“非”门 用于生成任何逻辑表达式 如范式Y0=/X0 X1 + X0 X1 /X2 + … 描述时序逻辑 基本电路：触发器J-K、R-S、DFF 用于储存数据 如always @(posedge clk) d=din; 二者的结合 触发器的输入是组合逻辑，也可能是其输出的反馈 组成状态机 例：CPU可看作是一个巨大的状态机。内部的寄存器（甚至Cache）都可以看作是它的状态位。 手段（SPLD） 如何实现组合逻辑？ Y0=/X0 X1 + X0 X1 /X2 + … “与”阵列 和 “或”阵列 “与”阵列描述逻辑“非”和乘积项 /X0?X1 “或”阵列描述加和项 _______ + ________ + … 如何实现时序逻辑？ 组合逻辑的输出接D触发器 结构 PLA 图 略。。。。。。。。。。。。。。。 PAL … 手段 SPLD（Simple Programmable Logic Device） 由“与”、“或”阵列组成 PLA（Programmable Logic Array） “与”、“或”阵列都可编程 PAL（ Programmable Array Logic）/GAL “与”阵列可编程，“或”阵列固定（PLA的“或”阵列太多） PAL?是AMD的注册商标 16R8：最多16输入、8输出，输出是Registered（ D触发器） 22V10：最多22输入、10输出，Versatile，可以接或不接触发器 Altera Classic EP610：更大的与、或阵列，输出可以是D, T, JK, SR触发器 其它，PROM “与”阵列固定（全译码），“或” 可编程 data = MEM(addr) 输入addr接“与”阵列，全译码 “或”阵列为存储单元， data接“或”阵列输出 所以也可以用ROM来实现复杂的逻辑功能 CPLD（Complex PLD） 也称为EPLD（Enhanced PLD） 多个类似SPLD的结构组合在一起 通常输入位数很宽。（由其结构决定。与阵列） FPGA LUT+DFF+IOB+wires 高密度：等效逻辑门的数量很大 触发器多，可以表达复杂的状态 互连开关技术 一次性可编程 OTP 只能编程一次，OTP（One-Time Programmable） 熔丝烧断型、PN结击穿型 浮栅（Floating-Gate）晶体管 用于EPROM、EEPROM和SPLD、CPLD中 有三种状态：永久断开、工作（开、关）；编程选择是永久断开还是工作 线与 基于SRAM技术 SRAM编程位用于控制 MOS管，相当于一个模拟开关 当SRAM位为1时，MOS管导通 电流可双向流动 MUX多路选择器 电流单向 反熔丝（Antifuse） ACTEL用的较多 三层：上下为多晶硅和N+扩散层，可导电；中间为ONO绝缘层 编程前不导通，编程后导通。OTP 比较 商用CPLD/FPGA的结构分析 不同的结构，适用的范围