第九章总线技术--选讲..docVIP

第九章 总线技术 内容提要： 总线 总线标准 常用总线：PC总线 ISA总线 EISA总线 PCI总线 RS-232C 学习目标：1. 了解总线的分类、标准 2. 了解常用的总线 学时：2 9.1 总线标准与总线体系结构 总线是一组信号线的集合，是一种在各模块间传送信息的公共通路。 在微机系统中，利用总线实现芯片内部、印刷电路板各部件之间、机箱内各插件板之间、主机与外部设备之间或系统与系统之间的连接与通信。总线是构成微型计算机应用系统的重要技术，总线设计好坏会直接影响整个微机系统的性能、可靠性、可扩展性和可升级性。 采用标准总线可以简化系统设计、简化系统结构、提高系统可靠性、易于系统的扩充和更新等等。 一．总线的分类 按照总线的规模、用途及其应用场合的不同，微机总线可分为三类： 片总线 内总线 外总线 二．片总线的作用 地址总线 数据总线 控制总线 三．总线规范 ① 机械结构规范。规定模块尺寸、总线插头、边沿连接器等的规格。 ② 功能结构规范。确定引脚名称与功能，以及其相互作用的协议。是总线的核心，通常包括如下内容： ? 数据线、地址线、读/写控制逻辑线、时钟线和电源线、地线等； ? 中断机制； ? 总线主控仲裁 ? 应用逻辑，如握手联络线、复位、自启动、休眠维护等。 ③ 电气规范。规定信号逻辑电平、负载能力及最大额定值、动态转换时间等。 四．总线控制方法 1．数据传输阶段 一般来说，总线上完成一次数据传输要经历以下4个阶段： ① 申请(Arbitration)占用总线阶段。需要使用总线的主控模块(如CPU或DMAC)。向总线仲裁机构提出占有总线控制权的申请。由总线仲裁机构判别确定，把下一个总线传输周期的总线控制权授给申请者。 ② 寻址(Addressing)阶段。获得总线控制权的主模块，通过地址总线发出本次打算访问的从属模块，如存储器或I/O接口的地址。通过译码使被访问的从属模块被选中，而开始启动。 ③ 传数(Aata Transferring)阶段。主模块和从属模块进行数据交换。数据由源模块发出经数据总线流入目的模块。对于读传送，源模块是存储器或I/O接口，而目的模块是总线主控者CPU；对于写传送，则源模块是总线主控者，如CPU，而目的模块是存储器或I/O接口。 ④ 结束(Ending)阶段。主、从模块的有关信息均从总线上撤除，让出总线，以便其它模块能继续使用。 对于只有一个总线主控设备的简单系统，对总线无需申请、分配和撤除。而对于多CPU或含有DMA的系统，就要有总线仲裁机构，来授理申请和分配总线控制权。总线上的主、从模块通常采用以一定方式用握手信号的电压变化来指明数据传送的开始和结束，用同步、异步或半同步这3种方式之一实现总线传输的控制。 2．总线传输控制方式 （1）．同步总线 同步总线所用的控制信号是时钟振荡器，时钟的上升沿和下降沿分别表示一个总线周期的开始和结束。典型的同步协定的定时信号和受控设备的内部结构如图所示。 总线时钟信号用来使所有的模块同步在一个共同的时钟基准上。地址和数据信号阴影区的出现有以下几个原因。 ① 因为总线主控器(Bus Master)发出的地址信号经过地址总线到总线受控器(Bus Slave)的译码器译码需要时间，所以地址信号必须在时钟信号到来前提前一段时间到达稳定状态。 ② 当译码器输出选中数据缓冲器后，在写操作时，一旦时钟信号出现在缓冲器的输入端，就把数据总线上的数据打入数据缓冲器内。因此，数据信号必须在时钟信号到达缓冲器前提前一段时间出现在数据总线上，这段时间称为建立时间。为了使写操作稳定，在时钟信号消失后，数据信号在数据总线上还必须停留一段时间，这段时间称为保持时间。 对于读操作，地址线与写操作类似，但数据线的作用不同。 由图可见，建立时间比保持时间长得多，这是因为建立时间包括受控设备中的译码延迟，同时还包括信号通过不同总线上的门电路会产生不同的滞后延迟。同样，保持时间内也包括滞后延迟。 同步系统的主要优点是简单，数据传送由单一信号控制。然而，同步总线在处理接到总线上慢速的受控设备方面存在一系列问题。如对于接到总线上的快慢不同的受控设备，必须降低时钟信号的频率，以满足总线上响应最慢的受控设备的需要。这样，即使低速设备很少被访问，它也会使整个系统的操作速度降低很多。 （2）．异步总线 对于具有不同存取时间的各种设备，是不适宜采用同步总线协定的。因为这时总线要以最低速设备的速度运行。因此，如果对高速设备能具有高速操作，而对低速设备能具有低速操作，从而对不同的设备具有不同的操作时间，就可采用异步总线。异步总线的定时信号及控制信号如图所示。 这种总线叫做“全互锁异步总线”，在总线操作期间两个控制信号(MASTER和SLAVE)交替地变化，即随着一个信号