Part2_状态机设计(阅读).pptVIP

2.0 有限状态机(Finite States Machine)介绍 在数字电路系统中，有限状态机时一种十分重要的时序逻辑电路模块，它对数字系统的设计具有十分重要的作用。它也是其它领域一种常用的设计思想． 如：交通灯的控制，开关的控制，流水线的控制，软件设计等．在日常生活中，我们的一些活动也可以抽象为有限状态机模型． FSM一般包括: 输入信号集合 输出信号集合 状态集合 {输入信号,当前状态}到{输出信号,下一状态}的转换函数 初始状态 如果用数字电路来实现FSM,则电路一般由一个组合电路部分和一个时序电路部分组成. FSM一般结构 FSM实现思想 时序电路部分可以用Process来实现 组合电路可以用并发语句实现,也可以在Process中用顺序语句实现,但在这种情况下,要注意两个问题: (1)所有的输入信号必须出现在敏感信号列表中,否则编译器会给出警告.(2)电路输入,输出信号的所有可能都要出现在代码中,否则会在综合之后的结果中出现锁存器. 状态的定义可以使用自定义枚举数据类型实现. 功能说明： 组合电路部分：用于完成｛输入，当前状态｝到｛输出，下一状态｝的转换． 时序电路部分：(1)完成状态机初态的设置(2)完成状态的同步或异步转换(相对于时钟) FSM的描述方法 FSM的分类 Mealy FSM:状态机的输出不仅依赖于当前状态,还依赖于当前的输入. Moore FSM:状态机的输出仅依赖当前的状态. 主控组合进程代码 PROCESS (input, pr_state) BEGINCASE pr_state ISWHEN state0 =IF (input = ...) THENoutput = value;nx_state = state1;ELSE ...END IF; --------------------------------------WHEN state1 =IF (input = ...) THENoutput = value;nx_state = state2;ELSE ...END IF; 例1: 两状态FSM 例2:BDC码计数器 例3: 同步输出的FSM 例4: Mealy FSM 2.4 编码的属性定义方法 自定义属性举例 * * Part2 有限状态机设计 用电路实现的有限状态机的一般结构如下图所示: 状态机的描述1-状态图(state diagram) 状态机的描述2-状态表(State Table) X=b (B) X=a (A) X=a (A) stateA X=a (A) X=b (B) X=a (A) stateB d=1 d=0 rst 为什么要使用状态机有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。 ? 状态机的结构模式相对简单。 ? 状态机容易构成性能良好的同步时序逻辑模块。 ? 状态机的VHDL表述丰富多样。 ? 在高速运算和控制方面，状态机更有其巨大的优势。 ? 就可靠性而言，状态机的优势也是十分明显的。 2.1 一般有限状态机的设计 用户自定义数据类型定义语句回顾(1) TYPE语句用法如下： TYPE 数据类型名 IS 数据类型定义 OF 基本数据类型 ; 或 TYPE 数据类型名 IS 数据类型定义 ; 以下列出了两种不同的定义方式： TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ;--数组 TYPE week IS (sun，mon，tue，wed，thu，fri，sat) ;--枚举 TYPE m_state IS ( st0，st1，st2，st3，st4，st5 ) ; SIGNAL present_state，next_state : m_state ; 用枚举类型可以实现状态的定义 2.1 一般有限状态机的设计 用户自定义数据类型定义语句回顾(2) 布尔数据类型的定义语句是： TYPE BOOLEAN IS （FALSE，TRUE） ； TYPE my_logic IS ( 1 ，Z ，U ，0 ) ; SIGNAL s1 : my_logic ;s1 = Z ; 2.1 一般有限状态机的设计 用户自定义数据类型定义语句回顾(3) 子类型SUBTYPE的语句格式如下： SUBTYPE 子类型名 IS 基本数据类型 RANGE 约束范围; SUBTYPE digits IS INTEGER RANGE 0 to 9 ; 2.1 一般有限状态机的设计 ARCHITECTURE ...IS TYPE FSM_ST IS (s0，s1，s2，s3);SIGNAL current_state, next_s