《基于FPGA智力抢答器的设计》.docVIP

基于FPGA智力抢答器的设计 摘要随着电子技术的发展，现在的抢答器功能越来越强，可靠性和准确性也越来越高。以前的抢答器大部分都是基于传统数字电路组成的。制作过程复杂，而且准确性与可靠性不高，成品面积大，安装、维护困难。由于近年来电子技术发展迅速，逐渐出现用现场可编辑逻辑门阵列（简称FPGA）制作抢答器，使得电子系统的设计者利用EDA软件，就可以独立设计自己的专用集成电路（ASIC）器件。制作过程简单，而且安装、维护简单。 本设计是以四路抢答为基本概念。它以erilog HDL硬件描述语言作为平台，结合动手实验而完成的。本抢答器的电路主要有四部分组成：鉴别锁存电路、、计分电路以及扫描显示模块的电路，并利用Quartus II工具软件完成了erilog HDL源程序编写和硬件下载。 关键词：FPGA 抢答器 Quartus II Verilog HDL The design of intelligence responder based on FPGA Abstract：With the development of electronic technology, the Responder is now more powerful, more and more high reliability and accuracy. Most of the previous