《数字钟-数电课程设计》.docVIP

课 程 设 计 报告 题目 数字钟-数电课程设计2011-2012 第一学期班 级姓 名学 号指导教师单 位年 月 日 前言 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间的人。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 一、 设计目的 - 3 - 二、 设计要求 - 3 - 2.1设计指标 - 3 - 2.2设计要求 - 3 - 2.3制作要求 - 3 - 2.4编写设计报告 - 3 - 三、 各单元电路设计 - 4 - 3.1工作原理 - 4 - 3.2原理框图 - 4 - 3.3振荡器 - 5 - 3.3.1由石英晶体振荡器构成的1HZ秒脉冲信号 - 5 - 3.4 时间计数器电路 - 6 - 3.4.1秒计数器的设计 - 6 - 3.4.2分计数器的设计 - 7 - 3.4.3时计数器电路 - 8 - 3.5译码驱动及显示单元的设计 - 9 - 3.6校时电路 - 9 - 3.7 整点报时电路 - 10 - 3.7.1 论证 - 10 - 3.7.2 实现 - 10 - 四、 总电路设计 - 12 - 五、 元件清单 - 12 - 六、 课程设计体会 - 13 - 七、 参考文献 - 14 -一、 设计目的 熟悉集成电路的引脚安排掌握各芯片的逻辑功能及使用方法了解数字钟的组成及工作原理熟悉数字钟的设计与制作设计指标 时间以24小时为一个周期显示时分秒有校时功能可以分别对时及分进行单独校时使其校正到标准时间计时过程具有报时功能当时间到达整点前秒进行蜂鸣报时为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号设计要求 画出电路原理图(或仿真电路图)元器件及参数选择制作要求 自行装配和调试并能发现问题和解决问题编写设计报告 写出设计与制作的全过程附上有关资料和图纸有心得体会数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后触发音频发生器实现报时。校时电路时用来对“时”、“分”显示数字进行校对调整的。数字电子钟由振荡器、分频器 计数器、译码显示、报时等电路组成。其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组 成计时系统。秒信号送入计数器进行计数，把累加的结果 以‘时，、‘分，、‘秒’的数字显示出来。‘时’显示由24进制 计数器、译码器、显示器构成，‘分’、‘秒’显示分别由60进 制计数器、译码器、显示器构成。可进行整点报时，计时出 现误差时，可以用校时电路校时、校分1-1原理框图 3.3振荡器 振荡器产生的时基信号通常频率都很高，要使它成为能用过来计时的“秒”信号，需由分频器来完成。分频器的级数和每