2014应用基础第章绘制电路原理图.pptVIP

⑻执行菜单File→Save All保存所有文件。 层次式原理图的制作除了上述的自上而下的设计方式外，也可以采用自下而上的设计方式，即先设计子图，再设计主图，设计的方法基本一致。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.4.1 电气规则检查 2.4 电气规则检查与网络表生成 图2-44 设置电气规则检查对话框电气规则检查（ERC）是按照一定的电气规则，检查电路图中是否有违反电气规则的错误。ERC检查报告以错误（Error）或警告（Warning）来提示。进行电气规则检查后，系统会自动生成检测报告，并在电路图中有错误的地方放上红色的标记 。执行菜单Tools→ERC，电气规则检查设置对话框中各项参数的含义如下： Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.⑴ ERC Options区 Multiple net names on net：检测是否同一网络上存在多个网络标号。 Unconnected net labels：对存在未实际连接的网络标号，给出错误报告。 Unconnected power objects：对电路中存在未连接的电源或接地符号时，给出错误报告。如果把Power Port的Vcc改为+5V，则+5V和其它Vcc名称的管脚就被看成是两个完全不同的图件，在检查时会给出错误标记。 Duplicate sheet designator：对电路图中出现图纸编号相同的情况，给出错误报告。 Duplicate component designator：对电路中元件标号重复的情况给出错误报告。 Bus label format errors：对电路图中存在总线标号格式错误的情况给出错误报告。正确的BUS格式，如D[0..7]代表单独的网络标号D0～D7。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Floating input pins：对电路中存在输入管脚悬空的情况给出错误报告。 Suppress warning：进行ERC检测时将跳过所有的警告型错误。⑵Options区 Create report file：进行ERC检测后，将给出检测报告*.ERC。 Add error marks：进行ERC检测后，将在电路图上有错的地方放上红色错误标记 。 Descend into sheet parts：设定检查范围是否深入到元件内部电路。⑶Sheets to Netlist下拉列表框：选择检查的范围，Active Sheets（当前电路图）、Active Project（当前项目文件）、Active Sheet Plus Sub Sheets（当前的电路图与子图）。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.⑷Net Identifier Scope下拉列表框。用来设置进行ERC检测时，各图件的作用范围。 Net Labels and Ports Global代表网络标号和电路I/O端口在整个项目文件中的所有电路图中都有效； Only Ports Global代表只有I/O端口在整个项目文件中有效； Sheet Symbol/Port Connections代表在子图符号I/O口与下一层的电路I/O端口同名时，二者在电气上相通。单击Rule Matrix选项卡进入检查电气规则矩阵设置，一般选择默认。图中出现两个相同的元件标号R1，进行电气规则检查，电路图中在重复的标号R1上放置错误标记，提示出错，同时自动产生并打开一个检测报告。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.图中有4个错误报告，前3个错误是由于该层次图未设置图纸编号，第4个错误