东南大学电子信息工程之微机学第5章23学时并行接口.pptVIP

* BB: DEC AX JNZ BB JMP AA ;返回到AA HLT LEDTAL DB 3FH, 06H, 5BH, 4FH, 66H, 6DH, 7DH, 07H DB 7FH, 67H, 77H, 7CH, 39H, 5EH, 79H, 71H 工作编程 * 8255A小结 并行数据传送的特性； 8255A的结构特点和引脚功能； 8255A的各工作方式，特别是0、1工作方式； 8255A的编程； 8255A与其他芯片的综合应用。 * 8255A的键盘和扬声器控制示意 8255A PB1 PB0 驱动 电路 扬声器 GATE2 CLK2 时钟信号 与门 8253的计数器2 PA7~PA0 PB7 PB6 键盘扫描码 键盘控制信号 * 方式1输出联络信号 OBF*——输出缓冲器满信号，低有效 8255A输出给外设的一个控制信号，当其有效时，表示CPU已把数据输出给指定的端口，外设可以取走； ACK*——响应信号，低有效 外设的响应信号，指示8255A的端口数据已由外设接受； INTR——中断请求信号，高有效 当输出设备已接受数据后，8255A输出此信号向CPU提出中断请求，要求CPU继续提供数据。 端口A的INTEA对应PC