03_从最简的4条指令CPU实现了解CPU设计分析.pptVIP

第二章 CPU设计概论 2.0.0 从最简的4条指令CPU, 看CPU的设计与测试验证 ▲步骤： ==指令集 == CPU架构(冯/哈/流水) ==周期微操作流程表 == 选定EDA设计系统和HDL语言(如QuartusII…, .v) == CPU核设计描述(HDL/图形) ==测试程序设计 ==逻辑模拟仿真(顶层图形/描述文件：CPU核+装入测试程序[.mif] 的内部RAM) ==FPGA平台下载测试(平台顶层文件调用CPU核+装载测试程序 [.bin]的外部主存或调用仿真顶层文件) --实验设计到此 ==版图设计 ==CPU的ASIC芯片生产与测试 ==CPU主板的全面测试验证包括BOOT OS。--科研设计必须的后续 还有CPU预研时的模拟仿真机(虚拟机, C语言)设计 四条指令CPU 指令集 ADD 整数加法 STA 存数 LDA 取数 JNC 非进位转移 时序 固定2周期 架构 冯诺曼型、数据地址不复用 特点 8bit 数据地址 复位启动 最简的4条指令CPU设计 2.0.1 4条指令CPU的指令格式与功能：自定义 control modecombination logic ir[7:0]Instruction Register 单字节指令 ir[7], ir[6]2 bit operation code (I7,I6) ir[5:0]6 bit address 直接寻址 Acc[7:0]accumulator register ir[7] ir[6] instruction operation 0 0 ADD Acc, addr Acc = (Acc) + (addr) 要先取数到Acc 0 1 LDA Acc, addr Acc = (addr) 1 0 STA addr, Acc addr = Acc 1 1 JNC addr pc = addr, when Cy=0 CyCarry of Adder PC[7:0]program counter t[1:0]2 cycle ck 分频之后的clock 信号 2.0.2 4条指令CPU的外特性 2.0.4 4条指令CPU的描述框图 (行为对象) 2.0.5-4 4条指令CPU的指令操作：LDA取数流程 2.0.5-5 4条指令CPU的指令操作：ADD加法流程 缺点：从前面 Tmin最小周期确定，可以看出，因加法指令（取第二操作数+加运算）把CPU的每条指令的周期时间都加大许多，速度也就很大降低，这是固定两周期的缺点。 改进：设计变周期时序，加法指令增加一个周期t[2] t[1]：类同LDA取数指令操作，但取到的数送暂存器tmp 即 tmp = o_d; t[2]：作加法运算操作 {cy,acc} = {1b0,acc} + {1b0, tmp}; Tmin：此时Tmin最小周期确定， 在 读存贮器时间 或 加法运算最长进位链时间 上 取 最大值，估计速度可提高一倍。 时序模块： wire cyc3 = (ir[6:7]==2’b00); always @(posedge clk or posedge reset) begin if (reset==1) t = 3b000; else if (t==3b000) t = 3b001; else begin t[0] = t[1] ! cyc3 | t[2] cyc3 ; t[1] = t[0]; t[2] = t[1] cyc3 ; end end 右边的迁移方式 类似状态机 时序 见后 描述形式： 分部件或功能模块，然后分组合与时序 分组合逻辑[含always@( )