主存储器4.pptVIP

第4章 主存储器 主存与CPU 主存与I/O设备 主存与多处理机 4.1 主存储器的全机中心地位 1. 按存储介质分类 (1) 半导体存储器 (2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器 易失 TTL 、MOS 磁头、载磁体 硬磁材料、环状元件 激光、磁光材料 非 易 失 存储器分类 (1) 存取时间与物理地址无关（随机访问） 顺序存取存储器 磁带 2. 按存取方式分类 (2) 存取时间与物理地址有关（串行访问） 随机存储器 只读存储器 直接存取存储器 磁盘 在程序的执行过程中 可 读 可 写 在程序的执行过程中 只读 磁盘 磁带 光盘 高速缓冲存储器（Cache） Flash Memory 存 储 器 主存储器 辅助存储器 MROM PROM EPROM EEPROM RAM ROM 静态 RAM 动态 RAM 3. 按在计算机中的作用分类 高 低 小 大 快 慢 辅存 寄存器 缓存 主存 磁盘 光盘 磁带 光盘 磁带 速度 容量 价格 位 ／ 1. 存储器三个主要特性的关系 二、存储器的层次结构 CPU CPU 主机 缓存 CPU 主存 辅存 2. 缓存 主存层次和主存 辅存层次 缓存 主存 辅存 主存 虚拟存储器 10 ns 20 ns 200 ns ms 虚地址 逻辑地址 实地址 物理地址 主存储器 （速度） （容量） 4.3 主存储器的主要技术指标 主存容量：主存储器存储单元的总数。 存取速度：由存储器存取时间和存储周期表示。 存取时间（Memory Access Time） —启动一次存储器操作到完成该操作所经历时间 存取周期（Memory Cycle Time） —连续启动两次独立的存储器操作所间隔的最小时间 4.4 主存储器的基本操作 1. 主存的基本组成 存储体 驱动器 译码器 MAR 控制电路 读 写 电 路 MDR . . . . . . . . . . . . 地址总线 数据总线 读 写 4.4 主存储器的基本操作 MDR MAR CPU 主 存 读 数据总线 地址总线 写 2. 主存的基本操作 工作原理 双稳态触发器保存信息，不断电则信息不丢失 优缺点 集成度低，功耗大。通常用于cache中。 4.5 读/写存储器（RAM） 静态存储器（SRAM） 工作原理 MOS电容存储电荷保存信息，不断电信息可能丢失。 再生 为了保证存储信息不遭破坏，需在电荷漏掉前给电容充 电，维持原有二进制信息。 再生周期：=2ms 再生原理：行读出再生 再生方式： （1）集中式 （2）分散式 （3）集中+分散式（即王爱英老师所提分散式） 优缺点 集成度高，功耗小，普遍用于大容量的存储器。 动态存储器（DRAM） 4.6 非易失型半导体存储器（ROM） 存储器名 功能 存储原理 存储单元元件 ROM 只读不能写 以元件有无表示0、1 二极管或晶体管 PROM 一次性写入 以熔丝接通、断开表示0、1 熔丝 EPROM 可多次写入、读出 写:以漏源极间有无导电沟道存储0、1 擦:紫外线使浮置栅电荷泄漏 幻灯上所示的管子 E2PROM 可多次读出但写入次数有限 写：同EPROM 擦：电擦除 两个晶体管 Flash Memory 重复写入、读出 写：同EPROM 擦：电一次性整体或分区擦除 同EPROM 4.8 半导体存储器的组成和控制 半导体存储器芯片的类型 多字一位片 举例：16M位容量的芯片16M*1位 多字多位片 举例：16M位容量的芯片4M*4位 （1）定义 指用多个存储器芯片对字长进行扩充，达到增加输入/输 出数据位数的目的。 （2）连接步骤 计算出所需现有芯片的个数n 连接控制信号 先连接地址、数据线，再连接控制信号CS#,R#/W。 1、存储器与CPU的连接 位 扩 展 CS1# R/W D4-D7 CS0# R/W D0-D3 R#/W A0-A13 A0-A13 举例 画出用16K*4位芯片组成16K*8位的存储器连接图 （1）定义 增加存储器中字的数量，即提高存储器的寻址范围 即：等长截断字扩展后存储器的寻址范围，并通过译码 器产生选中某存储器芯片的片选信号。 （2）连接方式： 计算出所需的现有芯片个数n； 按现有芯片的寻址范围等长划分目标存储器芯片的寻址范围，确定片选信号连接； 连接数据、地址和其余控制信号