第4章 组合逻辑的分析与设计.pptVIP

* * 四位数值比较器逻辑表达式: Y(AB)=A3B3+(A3⊙B3) A2B2+ (A3⊙B3) (A2⊙B2) A1B1 + (A3⊙B3) (A2⊙B2) (A1⊙B1) A0B0 Y(AB)=A3B3+(A3⊙B3) A2B2+ (A3⊙B3) (A2⊙B2) A1B1 + (A3⊙B3) (A2⊙B2) (A1⊙B1) A0B0 Y(A=B)=(A3⊙B3) (A2⊙B2) (A1⊙B1)(A0⊙B0 ) 通用数值比较器集成电路 通用数值比较器集成电路有多个品种，属CMOS电路的4位数值比较器的有74HC85(对应的TTL电路为74LS85)、CC14585等。 74HC85为带级联输入的4位数值比较器。 4位数值比较器74HC85 比较器的扩展: A3 B3 A2 B2 A1 B1 A0 B0 Y(AB) Y(AB) 7485 A3 B3 A2 B2 A1 B1 A0 B0 I(AB) I(A=B) I(AB) Y(AB) Y(A=B) Y(AB) 7485 A3 B3 A2 B2 A1 B1 A0 B0 Y(AB) Y(AB) 7485 A3 B3 A2 B2 A1 B1 A0 B0 Y(AB) Y(AB) 7485 A3 B3 A2 B2 A1 B1 A0 B0 Y(AB) Y(AB) 7485 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 Y(AB) Y(A=B) Y(AB) A15B15 A0B0 十六位数值比较 器(并行接法) 串行接法和并行接法性能比较: 串行接法电路简单，但速度慢； 并行接法电路复杂，速度快。 4.4.4 乘法器 随着大规模集成电路技术的发展，为提高乘法的运算速度，出现了阵列乘法器。 1. 不带符号的阵列乘法器 设有 两个不带符号的二进制整数： A＝a4a3a2a0 B＝b4b3b2b0 按手算方法有： * * * * 阵列乘法器的基本思想 为避免重复的相加与移位操作，提高乘法运算速度，将大量的加法器单元电路按一定的阵列形式排列起来，直接实现乘法算式。 * * 4×4位无符号数阵列乘法器的逻辑原理图 * * 例：已知A＝11011，B＝10101，求乘积P9P8P7P6P5P4P3P2P1P0的值。 1 1 0 1 1 1 0 1 0 1 × 1 1 0 1 1 0 0 0 0 0 1 1 0 1 1 1 1 0 1 1 0 0 0 0 0 ＋ 1 0 0 0 1 1 0 1 1 1 * * 2.带符号的阵列乘法器 带符号的阵列乘法器由不带符号的阵列乘法器和求补器构成。 带符号阵列乘法器可以实现原码乘法，也可以实现补码乘法。 * * * * 4.5 中型组合逻辑的分析与设计 进行中型组合逻辑分析时一般会给出相应逻辑元件的逻辑图和功能表，只需要针对逻辑元件的功能表，分析各端口的逻辑函数，再带入功能表，列出整个逻辑图的真值表，便可以判断逻辑的功能。 【例】 试分析如图（a）所示的逻辑，其中，3-8译码器74138的逻辑符号与功能图如图（b）所示。 【例】 试分析如图（a）所示的逻辑，其中，3-8译码器74138的逻辑符号与功能图如图（b）所示。 其形式与全加器形式相同，可得该逻辑图实现的是一个全加器逻辑，S为和，Y为进位，A、B、C分别为本级加数和前级进位。 【例】写出图所示逻辑输出的最小项之和的表达式。 【例】写出图所示逻辑输出的最小项之和的表达式。 C B A 输出F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 该逻辑电路为判断输入是否一致的一致逻辑。 试分析以下PROM给出的逻辑功能 【例】 试用4位并行加法器（7483）设计将一位余3码转换为8421BCD码的代码转换器。 【例】 给出一位二进制全减器的逻辑关系，试用一个双4选1数据选择器74153和少量门实现。 【例】 试用PROM实现下列逻辑函数。 作 业 1 2 3 4 5 6 9 14 15 16 17 18 19 22 24 * 多路分配器 数据分配是将一个数据源输入的数据根据需要送到不同的输出端上去，实现数据分配功能的逻辑电路称为多路分配器。分配器又叫多路复用器。 多路分配器一般用带使能控制端的二进制译码器实现。 74138输出表达式： 分配器输出表达式： 数据分配器的用途比较多。 用它将一台PC与多台外部设备相连接，将计算机的数据分别送到各外部设备中； 它还可以与时钟源相连接，组成时钟脉冲分配器； 和数据选择器连接组成分时数据传送系统。 * * 4.3.4 码型