第四章 组合逻辑电路0609.ppt

第四章组合逻辑电路 学习要求 例：P82 例： 真值表 1 .二进制编码器（一般编码器） 2.优先编码器 表达式 特点: Ⅰ、基本组成（续） Ⅳ 举例 设计举例（续） 集成变量译码器 ②地址分配(见P100) 2、码制变换译码器 74LS42功能表 （3）显示译码器设计 1、设计一个 4选1数据选择器 设计一个 4选1数据选择器（续） 功能表 ③实现数据的并串转换 例3： 74LS85 比较器功能表 4、应用 六、奇偶校验器/奇偶产生器 2.集成奇偶校验/产生器 3.应用（8位数据的传送） §4 组合电路的竞争与险象 险象分类 二、产生原因 ⒊ 加选通脉冲 学习要求 作业 例2：有一个水塔，由大小两个水泵供水。水位高于C时不供水，水位低于C时由小水泵单独供水；水位低于B时，由大水泵单独供水；水位低于A时，由两个水泵同时供水，请说明两个水泵的工作情况。 解：设大水泵为ML，小水泵为MS，取值为1表示工作，为0表示停止。三个限位为A、B和C，取值为1表示水位低于A、B和C点。列出真值表写出逻辑表达式 A B CMS ML可由ML（或MS）为1的各项 0 0 000写出ML（或MS）的与或式： 0 0 110ML= A B C + A B C 0 1 101MS= A B C + A B C 1 1 111也可以用ML（或MS）为0的各项写出或与式：ML=(A+B+C)? (A+B+C)MS=(A+B+C) ? (A+B+C) 在电路的输出端连接一个惯性延时环节，通常是RC滤波器。 … 组合电路 x1 x2 xn F F C R F t F’ t 使用此方法时要适当选择时间常数(?=RC)，要求?足够大，以便“削平”尖脉冲；但又不能太大，以免使正常的输出发生畸变。 ⒉ 增加惯性延时环节 B A E F (1)先使E＝0，关闭与非门 (2)等A、B信号都来到后， 让E＝1,得到可靠的F＝AB ⒋ 其它办法 (1)计算机仿真,检查有无险象存在； (2)实验验证，等等。 返回 二种方法：分析、设计方法。 六种电路：加法器、编码器、译码器、数据选择器、比较器、奇偶校验器。 竞争与险象 要求： 熟练掌握组合电路的分析方法和设计方法。 熟练掌握五种芯片的主要功能和基本应用。 了解组合电路中的竞争与险象。 （自学） 本章完 4.2 求:当S3S2S1S0=0000～1111时,Y=f(A,B)即求Y与AB的函数关系. 4.6(1) 4.7(2) 全减器:输入有被减数、减数和低位的借位，输出有本位差、向高位的借位。 4.12 4.14 可加少量门。 4.17 用74LS42,功能表见P102. 4.20 用降1维和降2维两种方法作答. 4.21 (1) (用降维法)(2) (用扩展法) 4.24 用并行比较法 第一次作业 第二次作业 解： 例1：军民联欢会的入场券分红、黄两色，军人持红票入场，群众持黄票入场，符合要求时，放行通过。求放行的逻辑关系. 设：A=1为军人，A=0为群众B=1有红票，B=0无红票C=1有黄票，C=0无黄票Y=1通过 ， Y=0不能通过 A B CY 0 0 000 0 110 1 00 0 1 11 1 0 00 1 0 10 1 1 01 1 1 11 例：用4选1数据选择器实现1位全加和函数 i 写出函数的标准与或式； ii 提出数据选择器的地址变量； iii 剩余变量构成数据选择器数据输入端函数；iv 画逻辑图。 数据选择器 表达式 选AB作为数据选择器的地址变量 逻辑对比——得数据输入端的函数（由剩余变量组成） A1F A04选1 D0D1D2D3 A B C S 验证： AB＝00，S＝D0＝C C＝0，相当ABC＝000，S＝0 C＝1，相当ABC＝001，S＝1 AB＝01，S＝D1＝C C＝0，相当ABC＝010，S＝1 C＝1，相当ABC＝011，S＝0 AB＝10，S＝D2＝C C＝0，相当ABC＝100，S＝1 C＝1，相当ABC＝101，S＝0 AB＝11，S＝D3＝C C＝0，相当ABC＝110，S＝0 C＝1，相当ABC＝111，S＝1卡诺图变量数称维数，将某些变量移入方格内可减少维数，称降维图。 降一维 （b）降维图法 例1：11 11 00 01 11 10 01 BC A CC CC 0 1 01 B A 将C变量移入方格内 AB＝00， C＝0，S＝0 C＝1，S＝1 S＝C AB＝01， C＝0，S＝1 C＝1，S＝0 S