EDA工具实践5.ppt

使用版图仿真 首先进行版图设计，然后进行基于版图的电磁场仿真，将其的结果再进行时域仿真。 信号完整性使用的模型 器件模型 1．SPICE模型； 2．IBIS模型； 3． IMIC 模型 4．VHDL-AMS 传输线模型； 使用3D仿真软件；HFSS，CST MWA 使用2.5D仿真软件；ADS，AWR，Ansoft Designer，Sonnet和Zeland IE3D。 信号完整性使用的模型 1．SPICE模型??? SPICE（Simulation Program with Integrated Circuit Emphasis）模型发展最早，在集成电路业界已成为模拟晶体管级电路描述的非正式标准。它基于晶体管和二极管特性参数建模，故运算量特别大，运算特别耗时（可能要几天），因此用户需要在仿真精度和运算耗时之间折中。SP ICE模型一般不支持耦合线（或损耗线）的仿真，而这正是高速电路设计中信号完整性仿真的关键因素。 信号完整性使用的模型 2．IBIS模型??? IBIS（Input／Output Buffer Information Specification）模型是反映芯片驱动和接收电气特性的一种国际标准。它基于V-I曲线，对I／O Buffer快速建模，它提供一种标准的文件格式来记录诸如激励源输出阻抗、上升／下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的系统级计算与仿真。IBIS是一个简单的模型，计算量小，速度快，精度高，已被广泛选用。 信号完整性使用的模型 3． IMIC 模型 IMIC( Interface Models for Integrated Circuit) 模型基于SPICE ,它可以利用RLC 网络,通过查表和SPICE 的其他扩展表述I/ O 之间以及I/ O 与功率和接地之间的相互关系。IMIC 模型在表述某些信号完整性问题,如输出转换率、地电平抖动和芯片封装所引起的信号质量变差等方面,要比IBIS模型准确。 信号完整性使用的模型 4．VHDL-AMS??? VHDL-AMS是针对模拟和混合信号行为的建模语言。它是一个相对较新的标准，还没有广泛的模型开发器基础，也不被很多模拟器支持。在它被广泛地用来作信号完整性仿真之前，模型仿真开发器方面还有很多工作需要完成。 信号完整性 信号完整性分析模型 信号完整性的内容 信号完整性定义 信号完整性相关技术（4T） 当前电子产品发展趋势 信号完整性解决方案 AD信号完整性解决实例 信号完整性分析模型 — IBIS IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I曲线的对I/O BUFFER快速准 确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振铃和串扰等高频效应的计算与仿真。 IBIS提供两条完整的V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V－I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。 高速问题所包含的内容 信号完整性问题 失真 反射 串扰 地弹 趋肤效应 时序 传输延时（时序建立、保持时间、时钟同步） 信号完整性分析定义 信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性 是指当在需要的时候，具有所必需达到的电压电平数值。具体主要包括串扰、反射、过冲与下冲、振荡、信号延迟等。 反射(reflection) 反射和我们所熟悉的光经过不连续的介质时都会有部分能量反射回来一样，就是信号在传输线上的回波现象。在高速的PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端具有相同的阻抗，反射就不会发生了。如果反射信号很强，叠加在原信号上，很可能改变逻辑状态，导致接收数据错误。一般布线的几何形状、不正确的线端接、布线策略、经过连接器的传输及电源平面的不连续等因素均会导致此类反射。 信号完整性分析定义 地弹(ground bounce) 是指芯片内部“地”电平相对于电路板“地”电平的变化现象。以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹（ground bounce）。当器件输出端有一个状态跳变到另一个状态时，地弹现象会导致器件逻辑输入端产生毛刺。对于任何封装的芯片，其引脚会存在电感电容等寄生参数。而地弹正是由于引脚上的电感造成芯片地和系统地不一致。同样,如果是由于封装电感引起的芯片和系统电源差异,就称为电源反弹（Power Bounce）。 趋肤效应(sk