4章半导体存储器110822资料.pptVIP

* 写穿式（Write Through） 从CPU发出的写信号送Cache的同时也写入主存。 CPU Cache 主 存 * 回写式（Write Back） 数据一般只写到Cache，当Cache中的数据被再次更新时，才将原来的数据写入主存相应页，并接受新的数据。 CPU Cache 主 存 更新 写入 * 贯穿读出式 CPU Cache 主 存 CPU对主存的所有数据请求都首先送到Cache，在Cache中查找。若命中，则切断CPU对主存的请求，并将数据送出；如果不命中，则将数据请求传给主存。 * 旁路读出式 CPU向Cache和主存同时发出数据请求。如果命中，则Cache将数据送给CPU，并同时中断CPU对主存的请求；若不命中，Cache不做任何动作，由CPU直接访问主存。 CPU Cache 主 存 * 3）PC机中的CACHE 一般有两级CACHE（有的具有三级） L1 CACHE——容量一般为8KB～64KB L2 CACHE——容量一般为128KB～2MB新型CPU一般将这两级CACHE都做在CPU内核中。而且运行速度与CPU内核相同，使CPU的整体性能有了极大的提高。 指令Cache和数据Cache * 4.5微型计算机的扩展存储器及其管理 4.5.3微型计算机的内存配置 * * 4.5微型计算机的扩展存储器及其管理 4.5.3微型计算机的内存配置 * 图4.38 主存储器及内存保留区的配置图 图4.39 内存4MB的配置图 00000H 9FFFFH AFFFFH FFFFFH * 4.5微型计算机的扩展存储器及其管理 4.5.4存储器管理 1）DOS操作系统下的存储器管理 80286----实地址方式： 寻址1M范围，不能使用扩展存储器 FFFF0H-----复位启动地址0-003FH-----中断向量地址 80386以上--实地址方式，虚地址方式（多用户多任务，扩大存储空间，主-MMU-辅存储器结构）* 4.5微型计算机的扩展存储器及其管理 4.5.4存储器管理 1）DOS操作系统下的存储器管理 主-MMU-辅存储器结构 主存储器速度10倍于 辅存储器；MMU * 4.5微型计算机的扩展存储器及其管理 4.5.4存储器管理 1）DOS操作系统下的存储器管理 主存储器按段分配，每个程序分配N个段，每个程序按虚地址访问内存。 图4.40 段式虚拟存储器的映像 * 4.5微型计算机的扩展存储器及其管理 4.5.4存储器管理 1）DOS操作系统下的存储器管理 实际、虚地址存储器分成固定大小页， 每个虚地址装入实际地址。 图4.41 页式虚拟存储器的地址映像方法 * 4.5微型计算机的扩展存储器及其管理 4.5.4存储器管理 2）WINDOWS操作系统下的存储器管理 每个用户进程占用一个自己存储器空间有限制访问共享数据区， 访问32位（4G）存储器。 * 作业： P268T4-1,2,,6,8,10，12, * 74LS138的真值表：（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C) 1 1 1 1 1 1 1 1 X X X 其 他 值 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 0 0 1 0 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 C B A G1 G2A G2B * 应用举例(续): D0~D7 A0 A12WE OE CS1 CS2A0 A12 MEMW MEMR D0~D7 G1 G2A G2B C B A A19 A14 A13 A17 A16 A15 +5V Y0 下图中A18不参与译码，故6264的地址范围为： 38000H~39FFFH 78000H~79FFFH 6264 * 4.2随机读写存储器（RAM） 4.2.2动态RAM -----工作原理 图4.5 单管动态存储电路 * 4.2随机读写存储器（RAM） 4.2.2动态RAM-----举例2116 * 4.2随机读写存储器（RAM） 4