数字电路及系统设计ch4分析.pptVIP

数字电路及系统设计第四章组合逻辑电路七段显示器的结构——由8个发光二极管构成 例2:设计一个四输入变量,显示英文字母OHELP 。 (1) 根据逻辑要求列真值表 集成电路规模的划分: 小规模集成电路SSI—— 器件集成。如与非门等 中规模集成电路MSI—— 构件集成。如数据选择器、译码器、编码器、计数器、寄存器等。 大规模集成电路LSI——子系统集成。LCD控制器、按键显示扫描管理器等。 超大规模集成电路VLSI——系统集成。单片机、处理器（CPU）等。 4.3中规模组合电路器件 4.3.1编码器 1. 8/3线优先编码器（74148） 逻辑符号 4.3.2译码器译码: 把二进制代码转换成一般信号输出 应用: 1.作为函数发生器 例:用3/8译码器构成F1=A⊕B⊕CF2=∑m(1,2,3,5,6,7) 2.作为数据分配器 集成BCD码/七段显示译码/驱动器7448 4.3.4 数据分配器 应用: 多路选择器、分配器构成的单向总线 多路信号采用一条信号线分时传送 4.3.5数值比较器的定义及功能数值比较器:两数A、B进行比较，以判断其大小的逻辑电路。 例：用4位加法器设计一个代码转换电路。当控制信号X=0时，输入8421BCD码，输出余3码;当X=1时，输入余3码，输出8421BCD码。 例：用4位加法器设计一个代码转换电路。当控制信号X=0时，输入8421BCD码，输出余3码;当X=1时，输入余3码，输出8421BCD码。 4.4 组合逻辑中的竞争冒险 电路输出信号与输入信号不符合应有的逻辑关系。 2.消除竞争冒险的方法 (1)增加封锁脉冲 3、修改逻辑设计若卡诺图中乘积项相邻 (圈相切) ,当相邻项取值不同的信号变化时将存在竞争冒险。(取值相同的信号满足逻辑值)可改变电路,增加冗余项（包含相切圈的相邻最小项）代表的逻辑门，屏蔽互补信号的影响 。 例:采用四位全加器74283实现一位8421BCD码加法电路 解: ① 若和小于等于9结果正确 ②若和大于9则结果错误，若要得 到正确结果，则需加6(011)修正 ③若和产生进位，则结果错误，也需加6修正。 一位BCD码加法器调整表 +0110 1000 1 0010 1 18 +0110 0111 1 0001 1 17 +0110 0110 1 0000 1 16 +0110 0101 1 1111 0 15 +0110 0100 1 1110 0 14 +0110 0011 1 1101 0 13 +0110 0010 1 1100 0 12 +0110 0001 1 1011 0 11 +0110 0000 1 1010 0 10 +0000 1001 0 1001 0 9 +0000 1000 0 1000 0 8 +0000 0111 0 0111 0 7 +0000 0110 0 0110 0 6 +0000 0101 0 0101 0 5 +0000 0100 0 0100 0 4 +0000 0011 0 0011 0 3 +0000 0010 0 0010 0 2 +0000 0001 0 0001 0 1 +0000 0000 0 0000 0 0 调整 S(bcd)Cout(bcd) S(2)Cout(2) S(10) BCD 加法器 BCD 加法器 二进制 十进制数 C(S＞9)的卡诺图 1.竞争冒险的概念及其产生的原因 竞争——由于信号通过逻辑门有传输时间延迟，同时输入电路的信号通过不同途径到达同一个门的时间有先后。 冒险——由于竞争原因造成逻辑门错误输出干扰脉冲的现象。在A信号的上升沿(0-1)产生正脉冲冒险在A信号的下降沿(1-0)产生负脉冲冒险 输入信号改变时，封锁信号有效，逻辑门输出不能改变; 输入信号稳定后，封锁信号无效，允许逻辑门输出改变。 封锁与门的脉冲为0，封锁或门的脉冲为1。 (2)增加选通脉冲 输入信号改变时，选通信号无效，封锁逻辑门; 输入信号稳定后，选通信号有效，允许逻辑门输出改变。 选通与门的脉冲为1，选通或门的脉冲为0。 需要考虑封锁信号、选通信号与输入信号的时序关系。 (3)接滤波电容 利用电容的充放电作用消除冒险产生的窄脉冲 “0”有效,用与非门 “1”有效,用或门 F2=∑m(1,2,3,5,6,7)=M0?M4= * 数据分配器：相当于有多个输出的单刀多掷开关，将从一个数据源来的数据分时送到多个不同的通道上去的逻辑电路。 数据分配器示意图 X2 X1 X0 地 址 输 入 D 数据 脉冲 输入 D=1 X2X1X0=110, D=0 X2X1X0=110, 信号从E1进 CT74LS139型译码器 74LS42二—十进制译码器 74LS42功能表 二-十进制显示译码