- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
5.1.2 主存储器的技术指标 (1) 存储容量 存储容量 = 单元数 ×数据线位数(bit) 例:6264 SRAM的容量为 (8K × 8bit) 41257 DRAM的容量为 (256K × 1bit) 2114 DRAM的容量是 (1K × 4bit) (2) 速度(存储器访问时间) 低速在300 ns以上 , 中速在100 ns ~ 200 ns之间, 超高速小于20 ns。 6116 RAM存储时间120 ns,2764 EPROM是200 ns 2817 EEPROM是200 ns CPU 4T 大于 存储器存储时间 以上是两个重要指标 5.1 .3 随机读写存储器 常用的RAM按半导体材料分有双极型(TTL)半导体存储器和金属氧化物(MOS)半导体存储器两种。 根据存储信息机构的原理不同,又分为静态MOS存储器(SRAM)和动态MOS存储器(DRAM)。 半导体存储器的主要优点是存取速度快,存储体积小,可靠性高,价格低廉; 主要缺点是断电时读写存储器不能保存信息. 5.1.4 SRAM存储器 SRAM存储器的组成,包括存储体、地址译码器、驱动器、I/O电路、片选与读/写控制电路、输出驱动电路。 SRAM存储器的组成 示例 5.1.5 DRAM存储器 SRAM的外围电路简单,速度快,但其使用的器件多,集成度不高。DRAM则可大幅度提高集成度。单管DRAM的结构: 芯片结构 芯片结构(2) DRAM的控制电路见图,主要包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。 DRAM控制器的组成:地址多路开关、刷新定时器、刷新地址计数器、仲裁电路、定时发生器。 DRAM的刷新方式:集中式、分散式、异步式、透明式。 5 .1 .6 只读存储器 ROM的工作方式:给定一个地址码,得到事先存入的确定数据。 ROM的优点:具有不易失性,即是电源被切断,ROM的信息也不会丢失。而使用SRAM进行存储,需要有电池等设备。 ROM的分类 掩模式只读存储器:优点:可靠性高,集成度高,价格便宜。缺点:不能重写。 一次编程只读存储器:分为PN结击穿型和熔丝烧断型两种。 第一种写入原理属于结破坏型,即在行列线交点处制作一对彼此反向的二级管,它们由于反向而不能导通,称为0。若该位需要写入1,则在相应行列线之间加较高电压,将反偏的一只二极管永久性击穿,留下正向可导通的一只二极管,称为写入1。显然这是不可逆转的。 更常用的一种写入原理属于熔丝型,制造时在行列交点处连接一段熔丝,即易熔材料称为存入0。若该位需写入1,则让它通过较大电流,使熔丝熔断。显然这也是不可逆转的。 多次编程只读存储器:分为EPROM、EEPROM 5.2 主存储器组织 一. 位扩展法、字扩展法 二、CPU与存储器的连结 1.存储器的基本结构(一片) 2.地址线的连结(地址线数目取决于芯片的容量) 3.数据线的连结(数据线的数目取决于芯片的位数 4.控制信号的连结(读.写.片选) ROM只连RD,RAM连RD和WE,(最小方式读写信号由 CPU产生,最大方式由8288产生),片选信号由译码电路 产生。 5.CPU与存储器连结注意的问题 (1) CPU总线的负载能力 (2) CPU的时序与存储器存取速度的配合 (3) 译码电路设计 (4) 位扩展,字扩展,位字扩展 5 .2 .1 存储器的层次结构 结构 5.2.2 Cache基本原理 主存与Cache的地址映射 由于Cache比主存小的多,因此必须使用一种机制将主存地址定位到Cache中,即地址映射。这个映射过程全部由硬件实现,对程序员透明。 映射的三种方式: 全相联:灵活,不易产生冲突。其缺点是比较电路难于实现,且效率低,速度慢。 直接映射:硬件简单,成本低,但容易产生冲突,不能有效利用Cache空间。 组相联:结合上面两种的优点。 CACHE的基本运行原理 直接映射方式 全相联方式
您可能关注的文档
最近下载
- (正版) GB 50367-2013 混凝土结构加固设计规范.docx VIP
- (2025春)人教版二年级数学上册全册教案.doc
- 小学课程表word模板可编辑a4纸打印.docx VIP
- 栽培小能手.ppt VIP
- 2025年CCAA国家注册审核员考试(认证通用基础)历年参考题库含答案详解(5卷).docx VIP
- 14.2+血管与心脏+第2课时(教学课件)生物苏科版2024八年级上册.pptx VIP
- MSDSFORsilicondioxide白碳黑英文安全技术说明书.pdf VIP
- 15J401 钢梯-标准图集.docx VIP
- 药剂学(第9版)ER 9-1 第九章液体制剂的单元操作(课件).pptx VIP
- 土地复垦方案编制规程通则.doc VIP
文档评论(0)