微型计算机原理与应用第五章课件(三).pptVIP

第5章-3 定时计数控制接口 教学重点: 8253的引脚功能和6种工作方式 8253的编程 8253在IBM PC系列机上的应用 定时器和计数器 定时控制在微机系统中极为重要： DRAM刷新定时； 系统日历时钟； 喇叭的声源； 实时控制； 定时采样； …… 定时器和计数器（续） 定时器由数字电路中的计数电路构成，通过记录高精度晶振脉冲信号的个数，输出准确的时间间隔； 计数电路如果记录外设提供的具有一定随机性的脉冲信号时，它主要反映脉冲的个数（进而获知外设的某种状态），常又称为计数器。 定时功能的实现方法 软件方式——利用微处理器执行一个延时程序段（如循环）实现。节省硬件，但CPU一值被占用，CPU效率低； 不可编程硬件方式——采用分频器、单稳电路或简易定时电路控制定时时间； 可编程的硬件定时方式——软件硬件相结合、用可编程定时器芯片构成一个方便灵活的定时电路，如Intel 8253。 5.1 8253的结构原理 Intel公司开发的可编程计数器/定时器芯片； 驱动电压为+5V，单电源； DIP封装，24个引脚； 其内有三个独立的16位计数器，每个计数器有6种工作方式； 可应用于方波发生器、分频器、实时时钟、事件计数器和程控单脉冲发生器等； 作为计数器：有设置好计数初值后，开始减1计数，减为“0”时，输出一个信号。 5.1 8253的结构原理（续） 作为定时器：设置好定时常数后，开始减1计数，按定时常数不断输出为时钟周期整数倍的定时间隔； 计数器与定时器的主要差别：作为计数器，在减到“0”以后，输出一个信号结束；而作为定时器，则不断产生信号。但两者没有本质差别，都是基于计数器的“减1”工作。 5.1 8253的结构原理（续） 每个计数通道都可按2进制或10进制计数； 全部输入输出都与TTL电平兼容。 5.1.1 8253的结构框图 1. 数据总线缓冲器 双向三态8位寄存器； 与系统数据总线D7~D0相连； CPU通过数据总线缓冲器向8253写入数据和命令，或从数据总线冲器中读取数据和状态信息； 三个基本功能：通过编程向8253写入其工作方式的命令、向计数寄存器装入数据、读出计数值。 2. 读写控制逻辑 从系统控制总线接收读、写信号和地址信号； 选择读出或写入寄存器； 确写数据传输方向。 3. 计数器 3个独立的16位计数器通道； 每个计数器有6种工作方式； 按二进制或十进制（BCD码）计数。 计数器结构示意图 5.1.2 8253的引脚 计数器的3个引脚信号 CLK时钟输入信号——在计数过程中，此引脚上每输入一个时钟信号（下降沿），计数器的计数值减1，作为计量的基本时钟； GATE门控输入信号——为输入信号，控制启动计数器/定时器工作，可分成电平控制和上升沿控制两种类型； OUT计数器输出信号——当一次计数过程结束（计数值减为0），OUT引脚上将产生一个输出信号。 5.2 8253的工作方式 8253的每个通道均可以通过编程选择6种工 作方式之一，分别为： 方式0： 计数到零产生中断请求； 方式1： 硬件可重复触发的单稳态触发器； 方式2： 分频器； 方式3： 方波发生器（用得最多的方式）； 方式4： 软件触发选通； 方式5： 硬件触发选通。 5.2 8253的工作方式（续） 对于每种工作方式，特别注意： 启动计数器的触发方式； 计数过程中GATE控制信号的变化对计数操作的影响； 计数过程中“计数初值”改变对计数操作的影响； 输出波形。 方式0 —— 计数结束中断 方式0的特点 计数器只计一遍，而不能重复工作； 写入计数初值后，下一个CLK脉冲的下降沿计数器才开始减1计数； 在计数过程中，可由GATE信号控制暂停。当GATE变为低时，计数暂停；当GATE信号变高后又接着计数； 在计数过程中若写入新的“计数初值”，则重新开始计数。 方式1——可编程单稳脉冲 方式1的特点 若设置初值为N，则输出为N个CLK周期宽度的负脉冲； 计数到零时，可再次由GATE上升沿触发，输出同样宽度的负脉冲，而不必重新写入初值，即可重复触发； 在计数过程中（输出负脉冲期间），可由GATE上升沿再触发； 在计数过程中，CPU可改变初值，这时计数过程不受影响，计数到0后输出变高。当再次触发时，计数器才开始按新的计数初值计数。即改变计数初值是下次有效的。 方式2——分频器 方式2的特点 不用重新设置计数初值，通道能连续工作； 如果初值为N，则每输入N个CLK脉冲，输出1个负脉冲，负脉冲的宽度为1个CLK周期，重复周期为N倍的CLK周期； 计数过程中可由GATE信号控制，当GATE信号变低时，立即暂停现行计数；当GATE信号变高后，从计数初值开始重新计数； 如果在计数过程中，CPU重新写入计数初值，则对于正在进行的计数无影