微机原理03_1(免费阅读).pptVIP

* * 第三章 半导体存贮器 主要内容 第1节 概述 第2节 典型ROM、RAM芯片 第3节 存贮器与CPU的连接 第4节 高速缓存 3.1 概述 一、存贮器的分级结构 对存贮器的要求主要体现在三方面 更大容量 更快速度 更便宜 实际中往往三者是矛盾的 主存与辅存 通过软硬件结合，形成主存和辅存统一的存储器系统。从而较好地解决存储器大容量与其低成本的矛盾。 高速缓存储存器(Cache)与主存 完全由硬件实现“Cache-主存”地址变换和调度，解决了存储速度与成本之间的矛盾。 理想是：以最便宜的代价得到高速、大容量存贮 二、存贮器的分类 RAM（随机访问存贮器）—— SRAM、DRAM ROM （只读存贮器）—— 掩膜、可编程（PROM、EPROM（FLASH）） 挥发性、易失性 一）静态RAM 典型的片子如Inlel 6116（2k*8位） １）用由6管构成的触发器作为基本存储电路 ２）集成度高于双极型但低于动态RAM ３）不需要刷新，省去刷新电路 ４）功耗比双极型低，但比动态RAM高 二）动态RAM 典型的片子如Inlel 2164（64K*1位） １）基本存储电路用目管电路 ２）集成度很高 ３）比静态RAM的功耗更低 ４）因动态存储器靠电容来存储信息，由于总是存在有泄漏电流，故要求刷新（再生）。典型的是要求每隔2ms刷新一遍。 RAM 一）掩摸ROM 早期的ROM 由生产厂按固定的线路制造的制造后就只能读不能改变 二）可编程序的只读存储器PROM（Programnable ROM）可按用户需要写ROM由用户对它编程但用户也只能写一次 三）可擦去可编程的ROM（Erasable PROM）当用户用的内容不对 或需重新写别的内容时 用EPROM可多次使用 四）电可擦写可编程ROM（E2PROM ROM 三、存贮器指标 1. 容量 字长 X 字数 2. 最大存取时间 3. 可靠性 4. 其他——功耗、集成度 例：若存储系统的存储容量为4096个字，即按字长16位计算 存储容量＝4096×16 bit 四、存贮器基本结构 存贮的理解 D Q T 存储体 N x M N—字数，往往为1k、2k、4k…1M… M—字长，往往为1、4、8、16位等 外围电路 1 .地址译码器：一般地址线数为 k＝log2（N） 常采用X，Y（二维）译码以减少译码电路的复杂度 2 .I/O电路：控制读出和写入，并且有放大信息的作用 3 .片选择控制端：当多片存储器芯片时，选中哪一片，由CS有效时选中 4 .输出缓冲器．对数据缓冲 在DRAM中，还有预充电，刷新等方面的控制电路。 第2节 典型ROM、RAM芯片 一、SRAM的典型芯片 1k×4位 —2114 2k×8位 —6116、8k×8位 —6264 16k×8位 —62128、32k×8位 —62256 64k×8位 —62512128k×8位（1M位）—HM628128512k×8位（4M位）—HM628512 128k×16位 CY7C1041 6264等芯片的引脚排列 6264逻辑框图和引脚排列 CY7C1041的逻辑框图和引脚排列 典型存贮芯片的操作逻辑真值表 6264写时序图 DRAM DRAM存贮原理与SRAM不同，其利用电容充电来记录数据，需要定时刷新。 因其存贮单元简单、集成度高，多用于有大容量存贮要求的系统。 由于DRAM需要刷新电路，故在存贮量较小场合还是用SRAM。 为减少引脚数量，DRAM将地址划分为“行地址”和“列地址”两组，分时从它的地址引脚输入。所以，DRAM芯片地址引脚数只有它内部地址线的一半。 常用DRAM芯片有：256K×1位的41256、64K×1位4164、1M×l位的21010、 256K×4位的21014、4M×1位的21040 大容量的 16M×16位、64M×4位 32M×8位等 二、ROM的典型芯片 2k×8位 —2716 4k×8位 —2732 8k×8位 —2764(EEPROM 2864) 16k×8位 —27128 … A0～A12 ：13根地址输入线。 D0～D7 ：8根双向数据线。正常工作时输出数据，编程时输入数据。 CE# ：选片信号。 OE# ：输出允许信号。低电平有效，CE#＝0且OE#＝0时，芯片中的数据可由D0～D7端输出。 PRG