2016技术及应用第章设计流程及其工具.pptVIP

EDA技术 第二章 EDA设计流程及工具 教学目的 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.1 FPGA/CPLD设计流程 2.2 ASIC设计流程 2.2 ASIC设计流程 2.3 EDA工具 1. 集成开发环境 （1） MAX+PLUS II Altera公司上一代的PLD开发软件 使用者众多 目前Altera已经停止开发MaxplusII，而转向QuartusII软件平台 最新版本为MaxPlus II 10.23 （2）QuartusII Altera公司新一代PLD开发软件 适合大规模FPGA的开发 最新版本为QuartusII 9.0 （3）Foundation Xilinx公司上一代的PLD开发软件 目前Xilinx已经停止开发Foundation，而转向ISE软件平台 最新版本为Xilinx Foundation 3.1i （4）ISE Xilinx公司目前的FPGA/PLD开发软件 最新版本为ISE 8.1i 2. 前端输入与系统管理软件 UltraEdit HDL Turbo Writer VHDL/verilog专用编辑器，可大小写自动转换，缩进，折叠，格式编排很方便 HDL Designer Series Mentor公司的前端设计软件，包括5个部分，涉及设计管理，分析，输入等 Visial VHDL/ Visal Verilog 可视化的HDL/Verilog编辑工具，可以通过画流程图等可视化方法生成VHDL/Verilog代码 3. HDL逻辑综合软件 （1）Synplify / Synplify Pro VHDL/Verilog综合软件 口碑相当不错 Synplicity公司出品 最新版本为Synplify 8.1 （2）LeonardoSpectrum VHDL/VerilogHDL综合软件 Mentor公司出品 Precision RTL／Precision Physical 最新版本Leonardo 2003b （3）FPGA ComplierII VHDL/Verilog综合软件 Synopsys公司出品 停止FPGA Express的开发 4. HDL仿真软件 （1）Modelsim VHDL/VerilogHDL仿真软件 功能比ActiveHDL强大，使用比ActiveHDL复杂 Mentor的子公司Model Tech出品 最新版本为ModelSim 6.1 （2）Active HDL VHDL/VerilogHDL仿真软件 人机界面较好，简单易用 Aldec公司出品 最新版本为Active HDL 7.1 sp1 （3）NC Cadence公司出品，很好的Verilog/VHDL仿真工具 NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL，用于Verilog仿真 NC-VHDL,用于VHDL仿真 NC-Sim,是Verilog/VHDL混合语言仿真工具 （4）VCS / Scirocco VCS是Synopsys公司的Verilog仿真软件 scirocco是Synopsys公司的VHDL仿真软件 5. 适配器和下载器 布局布线器 由厂商专门针对器件提供 输出多种文件 时序仿真文件 适配技术报告文件 第三方输出文件 编程下载文件 2.4 Quartus II简介 2.5 IP核简介 2.5 IP核简介 第二章 作业 Altera提供的FPGA/CPLD集成开发环境 Quartus II是MAX+plusII的升级产品 提供ASIC设计的整个设计过程 支持第三方的综合、仿真工具 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. IP，就是知识产权核，Intellectual Property IP分为软IP、固IP、和硬IP 从集成规模上，现在的IP库，已经包含了诸如8051、ARM、PowerPC等微处理器、TMS320C50等数字信号处理器、MPEGII、JPEG等数字信息压缩/解压在内的大规模IC模块。 Evaluation only. Created with Aspose.Sl