微机接口与原理2.pptVIP

第2章 存储器 第2章：2.1 存储器概述 第2章：2.1.2 半导体存储器 第2章：半导体存储器的分类 第2章：⑴读写存储器RAM 第2章：⑵只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 2. 半导体存储器的技术指标 衡量半导体存储器的性能指标有很多，其中最重要的是存储器的存取速度和存储容量。 电子计算机内，信息的最小表示单位是一个二进制“位（bit）”，它可以存储一个二进制“0”或者“1”。 CPU访问存储器的最小单位是8位二进制数组成的“字节（Byte）”。每个“字节”有一个顺序编号，称为“地址”。 每一个存储芯片或芯片组能够存储的二进制位数或者所包含的字节总数就是它的“存储容量”。 计量单位KB（千字节）、MB（兆字节）、GB（吉字节）和TB（太字节）的相互关系： 1KB＝210字节＝1024字节； 1MB＝210 KB＝1024 KB； 1GB＝210 MB=1024 MB； 1TB＝210 GB=1024 GB。 半导体存储器芯片容量取决于存储单元的个数和每个单元包含的位数: 存储器容量（S）＝存储单元数（p）×数据位数（i） 存储单元个数（p）与存储器芯片的地址线条数（k）有密切关系：p=2k，或k＝log2（p）。 数据位数i一般等于芯片数据线的根数。 存储芯片的容量（S）与地址线条数（k）、数据线的位数（i）之间的关系： S＝2k×i 例如，一个存储芯片容量为2048×8，说明它有8条数据线，2048个单元，地址线的条数为k＝log2（2048）＝log2（211）＝11。再如一个存储芯片有20条地址线和4条数据线，那么，它的单元数为220＝1M，容量为1M×4（4兆位）。 存取时间是指CPU访问一次存储器（写入或读出）所需的时间。 存储周期则是指连续两次访问存储器之间所需的最小时间，存储周期等于存取时间加上存储器的恢复时间。现在存储器的存取时间通常以纳秒（ns）为单位。秒（s）、毫秒（ms）、微秒（μs）和纳秒（ns）之间的换算关系为： 1 s＝103 ms＝1000 ms；l ms＝103 μs＝1000 μs； 1μs＝103 ns＝1000 ns； 存储周期为0.1ms表示每秒钟可以存取1万次，10ns意味着每秒钟存取1亿次。存取时间越小，速度越快。 （3）可靠性 内存发生的任何错误都会使计算机不能正常工作。存储器的可靠性取决于构成存储器的芯片、配件质量及组装技术。 （4）功耗 使用低功耗存储器芯片构成存储系统不仅可以减少对电源容量的要求，而且还可以减少发热量，提高存储系统的稳定性。 第2章：2.2.2 半导体存储器芯片的结构 第2章：①存储体 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N M：芯片的地址线根数 N：芯片的数据线根数 第2章：②地址译码电路 第2章：③片选和读写控制逻辑 片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线 第2章： 静态RAM SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址 第2章：SRAM芯片6264 SRAM芯片与系统的连接 一个存储芯片内各个存储单元的高位地址是相同的，它决定了这个芯片在整个内存中占据的地址范围。所以，芯片的选片信号应该由高位地址译码产生。 芯片内部存储单元的选择由低位地址决定，通过芯片的地址引脚输入。它们可以理解为“片内相对地址”。 存储器的地址译码有两种方式：全地址译码和部份地址译码。 第2章：⑴译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器74LS139 常用的3:8译码器74LS138 常用的4:16译码器74LS154 还用可编程器件PLD译码 第2章：⑵全译码 所有的系统地址线均参与对存储单元的译码寻址 包括低