第4章 组逻辑电路.pptVIP

第4章 组合逻辑电路 4.1 组合电路的分析 4.3 组合电路的设计 4.8 组合逻辑电路中的冒险现象 第一次课 目标 什么是组合逻辑电路？ 掌握组合逻辑电路的分析步骤： 写出逻辑表达式。 对表达式进行化简。 计算真值表。 根据真值表得出电路的功能。 全加器的分析、符号、功能、使用。 超前进位加法器的工作原理。 编码器的符号、功能、使用。 译码器的符号、功能、使用。 所谓组合电路就是任意时刻的输出信号仅取决于该时刻的输入信号，而与信号在作用前电路原来所处的状态无关。 组合电路可以有一个或多个输入端和输出端，其一般框图如图4.1.1所示。图中A1,A2…An表示输入信号，F1,F2...Fm表示输出信号。 输出信号的逻辑表达式可写成 F1=f1(A1,A2...An) F2=f2(A1,A2...An)  … Fm=fm(A1,A2...An) ? 由于组合电路的输出与电路原来的状态无关，所以这种电路的输出、输入之间没有反馈通路，电路中也不含记忆单元，通常都是由门电路构成。 4.1 组合电路的分析 组合电路的分析是已知逻辑电路，待求该电路的逻辑功能。其步骤一般如下： (1)由逻辑图逐级写出函数表达式。 (2)由函数表达式列出真值表。 (3)根据真值表或表达式确定该电路的逻辑功能。 (4)有时根据化简结果还可检验出原电路的设计是否属最佳方案，并改进之。 对于中、大规模集成组合电路，除了上述方法外，还可简化为直接通过分析手册上给定的集成芯片的真值表，来了解电路的逻辑功能、接口方法以及如何灵活应用，而不一定涉及电路的内部结构。 例4.2.1试分析图4.2.1所示电路的逻辑功能。 (3) 列真值表 例4.2.2 试分析图4.2.3中电路的逻辑功能。 解：(1)写出函数表达式 4.1.1 全加器 4位超前进位加法器 2. 用全加器构成减法器 3、二—十进制(BCD码)加法器 进位修正 4.1.2 优先编码器 扩展 4.1.3 译码器(Decoder) 2-4译码器扩展为3-8译码器 3-8译码器 用译码器作数据分配器（反相输出） 数码管译码驱动器 课后作业（第1次课） P172 1、 2、 3、 12、 第2次课 目标 数值比较器的符号、功能、使用。 数据选择器的符号、功能、使用。 奇偶产生、校验电路的工作原理、使用。 4.1.4 数值比较器 4.1.5 数据选择器 能从多个数据输入中选择出其中一个进行传输的电路称为数据选择器,也称多路选择器或多路开关。 8选1数据选择器 4.1.6 奇偶校验电路 课后作业（本章第2次） P172 16、 17、 18、 19、 第3次课 目标 掌握组合逻辑电路的设计步骤： 分析逻辑功能，得到输入输出逻辑变量； 根据逻辑功能，得到真值表； 根据真值表，用卡诺图或公式法进行化简； 根据要求，将逻辑表达式转换为合适的形式； 绘出逻辑电路图。 使用小规模集成逻辑电路设计组合逻辑电路。 4.2 组合电路的设计 设计步骤： (1) 按文字描述的逻辑命题写出真值表。 这是十分重要的一步。具体为：先分析设计要求，设置输入、输出变量，设定逻辑状态1和0的含义，然后再按逻辑功能的要求列出真值表。 (2) 由真值表写出函数表达式，并化简。 有时为便于考虑最优化方案，可先由真值表写出与或表达式(方法见下面)。 ①当采用小规模集成电路设计时，则要根据所选用的门进行函数化简，以求用最少的门来实现。化简时，可通过卡诺图法(直接根据真值表填图化简)，也可通过代数法(根据表达式进行化简)。 ?②当采用中、大规模集成电路设计时，有时可能需对表达式进行适当的变换，以适应所需门的需要，然后再用最少的集成块来实现。 (3) 画出相应的逻辑图。 例4.1 例4.2 只有原变量，用与非门 例4.4只有原变量，用与非门、异或门 课后作业（本章第3次） P172 4、（2） 6、（7） 8、 10、（2） 本章第4次课 要求 利用