EDA第1章数字逻辑基础.pptx

数字逻辑基础（2）组合逻辑电路--概念我们都知道人的大脑具有复杂的推理和记忆功能，人的大脑可以指挥人的四肢进行工作。人是在不断地记忆新知识的过程中成长的。数字系统和人的大脑和四肢有些相似，即：一个完整的数字系统应该包含有推理部分，又应该包含有记忆(存储）部分，还有执行部分。在数字系统中，所谓的推理和执行部分称之为组合逻辑电路；而记忆（存储）部分称之为时序逻辑电路。组合逻辑电路--概念组合逻辑电路（combinational logic）是一种逻辑电路，它的任一时刻的输出，仅仅与当前时刻的逻辑输入变量的取值有关。组合逻辑电路--概念?组合逻辑电路的输入和输出可以用下面的关系描述： ……… 其中：x0,x1,…,xM-1为M个逻辑输入变量。y0,y1,…,yN-1为N个逻辑输出变量。f0()，f1()，…，fN-1()表示M个输入和N个输出的布尔逻辑表达式。组合逻辑电路--类型组合逻辑电路包含：编码器译码器数据选择器数据比较器加法器减法器乘法器组合逻辑电路--编码器在数字系统中，编码器用于对原始逻辑信息进行变换。以74LS148 8-3线编码器为例，说明编码器的实现原理。 其中：EI（芯片上的第5个引脚），选通输入端，低电平有效。EO（芯片的第15引脚），选通输出端，高电平有效。GS（芯片的第14引脚）组选择输出有效信号，用作片优先编码输出端。当EI有效，并且有优先编码输入时，该引脚输出为低。A0、A1、A2 （芯片的第9、7和6引脚），编码输出端，低电平有效。组合逻辑电路--编码器8-3线编码器的真值表E101234567A2A1A0GSE01╳╳╳╳╳╳╳╳11111011111111111100╳╳╳╳╳╳╳0000010╳╳╳╳╳╳╳╳╳011010010╳╳╳╳0111011010╳╳╳01111100010╳╳011111101010╳01111111100100111111111101注：表中╳表示无关项。组合逻辑电路--编码器当EI为低有效时，编码器才能正常工作。74LS148输入端优先级别的次序依次为7，6，…，0 。当某一输入端有低电平输入，且比它优先级别高的输入端没有低电平输入时，输出端才输出相应该输入端的代码。例如：当输入5为逻辑0，且输入6和输入7为逻辑高时，则此时输出代码010，为5（101）的反码表示。组合逻辑电路--编码器 对真值表使用布尔代数进行化简，得到下面的逻辑表达式：组合逻辑电路--译码器译码器是电子技术中的一种多输入多输出的组合逻辑电路。负责将二进制代码翻译为特定的对象（如逻辑电平等）。功能与编码器相反。典型的，3-8译码器，7段码译码器。组合逻辑电路--译码器3-8译码器 编码从C，B，A引脚输入。输出Y7~Y0用来表示输入编码的组合。组合逻辑电路--译码器74LS138 3-8译码器的真值表G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7╳1╳╳╳╳1╳╳╳111111110╳╳╳╳╳111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110组合逻辑电路--译码器在一个时刻，输出引脚Y7~Y0中只有一位为低，其余输出均为高，即： 74LS138译码器正常工作的前提条件是： 同时有效。组合逻辑电路--译码器根据给出的3-8译码器的真值表，通过化简得到输出Y0~Y7的逻辑表达式：组合逻辑电路--译码器74LS138内部结构组合逻辑电路--译码器七段码译码器7段数码管亮灭控制的最基本原理：当有电流流过7段数码管a,b,c,d,e,f,g的某一段时，该段就发光。组合逻辑电路--译码器（1）VCA-V公共端Vth时，A段灭。否则，A段亮。（2）VCB-V公共端Vth时，B段灭。否则，B段亮。（3）VCC-V公共端Vth时，C段灭。否则，C段亮。（4）VCD-V公共端Vth时，D段灭。否则，D段亮。（5）VCE-V公共端Vth时，E段灭。否则，E段亮。（6）VCF-V公共端Vth时，F段灭。否则，F段亮。（7）VCG-V公共端Vth时，G段灭。否则，G段亮。注：Vth为七段数码管各段的门限电压。组合逻辑电路--译码器x3x2x1x0gfedcba000001111110001000011000101011011001110011110100110011001011101101011011111010111000011110001111111100111011111010111011110111111100110001110011101101111011101111001