FPGA的开发流程和关键步骤的含义.docVIP

FPGA的开发流程和关键步骤的含义 综合（Synthesize）：就是将HDL语言、原理图等设计输入翻译成由与、或、非门和RAM、触发器等基本逻辑单元的逻辑连接（网表），并根据目标和要求（约束条件）优化所生成的逻辑连接，生成EDF文件。? ? 实现（Implement）:是将综合输出的逻辑网表翻译成所选器件的底层模块与硬件原语，将设计映射到器件结构上，进行布局布线，达到在选定器件上实现设计的目的。实现主要分为3个步骤：翻译（Translate）逻辑网表，映射（Map）到器件单元与布局布线（Place Route）。 翻译（Translate）的主要作用是将综合输出的逻辑网表翻译为Xilinx特定器件的底层结构和硬件原语（具体的源语详见ISE中language templates）。 映射（Map）的主要作用是将设计映射到具体型号的器件上（LUT、FF、Carry等）。 布局布线（Place Route）步骤调用Xilinx布局布线器，根据用户约束和物理约束，对设计模块进行实际的布局，并根据设计连接，对布局后的模块进行布线，产生FPGA/CPLD配置文件。? ??????????????? ??????????????????????????????? ISE中实现步骤的功能选项 翻译项目包括3个命令： 【Translation Report】用以显示翻译步骤的报告； 【Floo