第2章元件.pptVIP

第2章 CMOS 版图设计中的元件 2.1 MOS管的电气特性和制造工艺 2.2 MOS管的截面图和版图画法 2.3 MOS管的串联和并联 2.4 CMOS集成电路中的其他元件 MOSFET结构示意图 MOSFET 的类型和符号 MOS晶体管 在物理版图中, 只要一条多晶硅跨过一个有源区就形成了一个MOS晶体管, 将其S, G, D, B四端用连线引出即可与电路中其它元件连接. MOS晶体管的电特性 MOS晶体管是用栅电压控制源漏电流的器件, 重要的公式是萨方程(I-V方程): IDS=k′?W/L?[(VG-VT-VS)2-(VG-VT-VD)2] MOS晶体管 MOS晶体管的电特性 VG, VS, VD分别是栅, 源, 漏端的电压, VT是开启电压. k′是本征导电因子, k′=μ?Cox/2, μ是表面迁移率, 属于硅材料参数, Cox是单位面积栅电容,属于工艺参数 W, L分别是MOSFET的沟道宽度和长度,属于物理参数 管子的最小沟道长度Lmin标志着工艺的水平——特征尺寸, 如0.35um, 0.18um. W表示管子的大小, W越大则管子越大,导电能力越强, 等效电阻越小. MOS晶体管 ? MOS晶体管的电气特性 1. 晶体管的三种工作状态 截止区： IDS=0 条件： 饱和区： IDS=k′?W/L?[(VG-VT-VS)2-(VG-VT-VD)2] 条件： 线性区： IDS= k′?W/L?[(VG-VT-VS)2-(VG-VT-VD)2] 条件： 2. 晶体管的开启电压公式 2.2 MOS晶体管 NMOS晶体管的版图和结构 MOS晶体管 PMOS晶体管的版图和结构 MOS晶体管 ? MOS晶体管的隔离 反相器：工艺和版图的对应 2.3 MOS晶体管的串联和并联 ? MOS晶体管的串联和并联 ? 并联: 晶体管的D端相连, S端相连. 如果两个晶体管中有一个晶体管导通,从D到S就有电流流过, 若两个晶体管都导通,则 I=I1+I2. 每只晶体管相当于一个电阻,它的并联和电阻并联的规律一样, 等效电阻减小, 电流增大. MOS晶体管 ? MOS晶体管的串联和并联 * 串联: 晶体管的S端和另外一个晶体管的D端相连. 晶体管的串联和电阻的串联规律相同, 等效 电阻增大, 电流不变: I=I1=I2. MOS晶体管 ? MOS晶体管的串联和并联 * 串联和并联的物理实现 2.4 CMOS集成电路中的其他元件 MOS集成电路是以MOS晶体管(MOSFET)为主要元件构成的电路，以及将这些晶体管连接起来的连线，此外，集成电阻，电容，以及 寄生三极管，二极管，等也是MOS集成电路中的重要元件. 连线 ? 连线寄生模型 * 串联寄生电阻 * 并联寄生电容 连线 ? 串联寄生电阻典型值 * 金属(铝, 铜)——0.05Ω/□ * 多晶硅———10～15 Ω/□ * 扩散区（N＋）——20～30 Ω/□ 连线 连线 连线 ? 串联寄生电阻和并联寄生电容的影响 电源地上，电阻造成直流和瞬态压降 长信号线上，分布电阻电容带来延迟 在导线长距离并行或不同层导线交叉时，带来相互串扰问题 集成电阻 集成电阻 集成电阻 集成电阻 集成电阻 集成电阻 集成电容 集成电容 集成电容 集成电容 ? MOS电容： * 结构和MOS晶体管一样, 是一个感应沟道电容, 当栅上加电压形成沟道时电容存在. 一极是栅, 另一极是沟道, 沟道这一极由S(D)端引出. 集成电容 ? MOS电容： * 非线性电容 适用于电源滤波 * 沟道长度需权衡考虑 集成电容 ? “夹心”电容 * 线性电容 * 电容值为： * 底板寄生电容大约为 (50~60%C) 衬底双极晶体管(BJT) 衬底BJT 衬底BJT 二极管（Diode） ESD的意思是“静电释放”的意思，它是英文：Electro-Static discharge 的缩写ESD就是电荷的快速中和，电子工业每年花在这上面的费用有数十亿美元之多。所有的物质都由原子构成，原子中有电子和质子。当物质获得或失去电子时，它将失去电平衡而变成带负电或正电，正电荷或负电荷在材料表面上积累就会使物体带上静电。电荷积累通常因材料互相接触分离而产生，也可由摩擦引起，称为摩擦起电。  　　有许多因素会影响电荷的积累，包括