浙江大学2003级数字电路期末考试卷.docVIP

浙江大学2005–2006学年秋冬季学期 《数字系统设计基础》课程期末考试试卷 开课学院： 信息学院 ，考试形式：闭卷，允许带___________入场 考试时间：_2006_年_1_月_14_日,所需时间： 120 分钟 考生姓名： _____学号： 专业： ________ 题序 一 二 三 四 五 六 七 八 总 分 得分 评卷人 一、（10分）把下列逻辑表达式化简为最简形式（不考虑冒险）。 （1） （2） 其中d表示任意项。 二、（本题共15分，其中第1、2小题6分，其中第3小题3分） 设计一个一位8421BCD码乘以5的电路，要求输出也为8421BCD码，写出设计过程，画出电路。 用4线-16线译码器及门电路实现此电路（只画出十位的BCD码电路即可）； 只用四位全加器实现此电路；果也可用二进制表示。 不用任何器件设计此电路，请写出设计过程，画出电路。 三、（7分）P(P2P1P0）、Q（Q2Q1Q0）为二个三位无符号二进制数，试用一个3线-8线译码器74138和一个8选1数据选择器74151和尽可能少的门电路设计如下组合电路：当P=Q时，电路输出Y=1；否则，Y=0。 四、（12 分）以一个计数器74161为核心器件和少量门电路，设计一个带同步清0功能的5421BCD码计数器：电路有清0输入控制端R，当R=0时，同步清0；当R=1时，按5421BCD码规则同步计数，注意不能有过渡态。5421BCD码编码规则：0~9分别为：0000、0001、0010、0011、0100、1000、1001、1010、1011、1100。请写出设计过程。 五、（15分）试用JK触发器及与非门设计一个具有异步清零功能的2421BCD码十进制同步计数器，不要求自启动分析。2421BCD码如下表所示： 2421BCD码 十进数 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1 六、分析题（本题共16分，每小题8分） 分析由移位计数器74194组成的时序，画出电路状态图？(排列次序： Q0 Q1 Q2 Q3， 另外S1 S0=00，保持；S1 S0=01，右移；S1 S0=10，左移；S1 S0=11，置数。） 2、分析下列时序电路画出Q1、Q2及Y的输出波形。设各触发器的初态为0。 七、脉冲题（本题共15分，其中第1小题7分，第2小题8分） 1、有CMOS 基本RS触发器构成的单稳电路如图所示。已知电源工作电压为VDD。 要求： 画出VO、VO1、Vi2、VO2波形。 求tw 2、下图为555定时器组成的电路，在Vi的作用下，计算并画出输出电压VO和电容电压VC的波形，当 Vi为高电平时，三极管处于饱和状态。 八、（10分）Verilog HDL语言 写出带并行预置的4位二进制可逆计数器的行为级描述。计数器有三个控制输入LD、 UP、DN分别对应三种功能：预置、加法计数和减法计数。输入高电平有效，优先顺序是预置、加法计数和减法计数。 7