verilog7.pptVIP

6．编译 * * Microelectronics School Xidian University 点击Processing/Start Compilation，即可开始编译。编译成功后，会在F:\shiftregist\apr目录下生成Simulation子目录，打开发现在F:\shiftregist\apr\simulation\Modelsim下有设计者后仿真需要的shiftregist.vo和shiftregist.sdo文件。 右图所示的是新建工程向导建立工程文件的信息。 7.4.2 后仿真 1．新建工程 启动Modelsim，然后建立一个Project。建立的方法和前面介绍功能仿真时的方法一样，注意Project Location要填为F:\shiftregist\post-sim，Project Name要填为shiftregist。 2．加入文档 首先将用Quartus II生成的网表文件shiftregist.vo加入。 由于设计采用Altera的Cell Library来合成电路，所以合成后的Netlist里所包括的那些Logic Gates与Flip-Flop都是出自于Cell Library，所以模拟时要将此Cell Library加入。 设计时所选用的Family是Stratix，所以到QuartusII edasim_lib里将Stratix的CellLibrary(stratix_atoms.v)加入。stratix_atoms.v可以在目录C:\altera\81\quartus\eda\sim_lib下找到。 最后加入Pre-Sim的测试平台testbench_shiftregist.v，并在测试平台里加上`timescale 1ns/100ps。 * * Microelectronics School Xidian University 3．编译 选择Compile/Compile All，即可编译工程中所有文件。 4．仿真设置 在Modelsim主菜单中，选择Simulate/Start Simulation 在弹出的对话框中要做如下的工作。首先，在design选项卡下的work2库下选择测试文件testbench_shiftregist。其次打开Library选项卡，在Search Library项目下点击添加，将库work2添加进来。这里因为刚才编译的时候已经将stratix_atoms.v库的信息加进了work2，所以添加work2库的同时也就添加了Altera的statix器件库。最后在SDF选项卡下添加延时反标文件，点击Add，在弹出的Add SDF Entry对话框中，点击Browse找到.sdo文件的路径并加入。在作用区域（Apply to Region）下所填的是测试模块名和测试模块中例化文件名，格式是“/测试文件顶层模块名/测试文件中例化文件名”。在本例中填写为“/testbench_shiftregist/U1”。 以上工作完成后，点击OK后Modelsim自动按照设定完成对仿真目标的加载。 * * Microelectronics School Xidian University 5．仿真调试 在以上工作都做完之后。按照7.2.1节的方法，运行仿真器。打开波形窗口，将信号添加进去，点击RUN。将后仿真的波形与前仿真的波形进行对比。波形对比能快速定位设计在修改前后的区别，在进行波形对比前要先保存原设计的波形文件，此文件称为对比对象。 在Modelsim中使用波形对比向导，可以方便的完成波形对比功能。具体的工作可以分为几个步骤： 打开波形对比向导设置。在Wave界面上选择Tools/Waveform Compare/Comparision Wizard选项，打开波形对比向导。 导入波形文件，作为对比对象。在Reference Dataset对话框中，导入原先保存的波形文件，点击next。 * * Microelectronics School Xidian University 选择对比信号的范围。在四个选项中选择Specify Comparison by Signnal对比人为指定的信号，点击next。 根据信号范围选择需要对比的信号。在导入的波形所有信号中，选择自己要对比的信号，点击next。 分析数据。完成上面几个步骤之后，点击开始比较，Modelsim软件自动完成波形的对比并将相关的信息显示在界面上。 * * Microelectronics School Xidian University 7.4.3 在Modelsim中加入仿真库 在Modelsim中工作库只能有一个，而资源库则可以有许多。其中，在Modelsim安装后有些