计算机组成原理第二章11(论文资料).pptVIP

2.5 定点运算器的组成与结构 运算器是对数据进行加工处理的部件，它的具体任务是实现数据的算术运算和逻辑运算，所以它又称为算术逻辑运算部件，简记为ALU(Arithmetic Logic Unit），是CPU的重要组成部分。 算术逻辑运算器ALU是由多个一位全加器组成的。 一位全加器： 一位全加器真值表： 2.5.1 多功能算术逻辑运算单元(ALU) 1．并行加法器及其进位链 并行加法器使用的全加器的位数与操作数的位数相同，它能够同时对操作数的各位进行相加，所以称为并行加法器。 将进位信号的产生与传递的逻辑结构称为进位链。 补码加减法的实现逻辑框图 （1）串行进位的并行加法器 当操作数为n＋1位长时，需要用n＋l位全加器构成加法器。 延迟时间：包括进位信号的产生和传递所占用的时间及加法器本身求和的延迟时间。 特点：线路简单，速度慢。 串行进位的并行加法器： （2）并行进位的并行加法器 要提高加法器的运算速度，就必须解决进位信号的产生和传递问题。 设 = 称为进位传递函数或进位传递条件。 设 = 称为进位产生函数或本地进位。 由于在一位全加器中，进位信号可表示为： 将串行进位链的表达式改写成如下形式： 1)组内并行、组间串行的进位链 这种进位链也称为单重分组跳跃进位。以16位加法器为例，一般可分作4个小组，每小组4位，每组内部都采用并行进位结构，组间采用串行