《数字电子技术教程》课件项目三 组合逻辑电路.ppt

3.1.5 加法器 完成二进制数加法运算的单元电路称为加法器。 在数字系统中算术运算都是利用加法进行的，因此加法器是数字系统中最基本的运算单元。 由于二进制运算可以用逻辑运算来表示，因此我们可以用逻辑设计的方法来设计运算电路。 加法器按照所实现的逻辑功能不同，分为半加器和全加器。 1. 一位加法器 半加器 半加指的是只考虑将两个二进制数相加，不考虑低位向本位的进位。实现半加逻辑功能的单元电路称为半加器。半加器不考虑低位向本位的进位，因此它有两个输入端和两个输出端。 全加器 两个多位二进制数进行加法运算时，除了最低一位（可以使用半加器）以外，每一位相加时，不仅需要考虑两个加数的相加，还要考虑低一位向本位的进位，即两个加数和低一位的进位，3个数相加。这样的加法叫全加。完成全加逻辑功能的单元电路称为全加器。 全加和半加之间的主要区别在于半加器“两个数”，全加器“三个数”。 2. 多位加法器 （1）串行进位加法器 两个多位二进制数进行加法运算时，上述的一位二进制数加法器是不能完成的，必须把多个这样的全加器连接起来使用。 由全加器的串联可构成n位加法器，每个全加器表示一位二进制数据，构成方法是依次将低位全加器的进位CO输出端连接到高位全加器