08半导体存储器和可编程逻辑器件..pptVIP

ROM ? PLA 或阵列可编程?与、或阵列都可编程， 灵活，节省码点 PLA ? PAL 工艺：简化工艺,降低成本(熔丝工艺,一次编程) 结构：输入/输出公用 PAL是专用词，MMI公司的产品 结构 PLA 与、或阵列均可编程 PAL 与阵列可编程、或阵列固定 W0 W1 W2 W3 A0 A1 + + + + Y0 Y1 Y2 Y3 W0 W1 W2 W3 + + + + A0 A1 Y0 Y1 Y2 Y3 几种PAL的原理图 带有反馈的阵列型PAL I0 I1 I7 (I/O)0 (I/O)1 (I/O)7 几种PAL的原理图 输出三态门由P来控制的反馈阵列型PAL(局部) 带有反馈的寄存器型PAL(局部) 异或型PAL(局部) I I I I/O Q I/O Q I/O E CP CP E 8.7 通用阵列逻辑GAL PAL ? GAL 基本逻辑结构与PAL相同，或阵列不可编程。 电擦除工艺,可以重复编程. 修改设计方便,可以 重复试验。 GAL每个输出接有输出宏单元OLMC , 通过对 OLMC编程,可以得到多种输出方式:寄存器输出, 组合逻辑输出等。 典型GAL器件 GAL16V8 16个输入变量， 其中右侧8个在OLMC控制下,可以配置为输入或输出。 OLMC结构: 4个数据选择器(MUX)是核心,在结构控制字的控制下，选择不同的输入，构成不同的输出结构。 8.8 现场可编程门阵列FPGA 一、 FPGA的基本结构 第八章 半导体存储器与可编程逻辑电路 8.1 半导体存储器概述 8.2 ROM 8.3 随机存储器RAM 8.4 存储器容量的扩展 8.5 用存储器实现组合逻辑函数 8.6 可编程逻辑器件概述 8.7 通用阵列逻辑GAL 8.8 现场可编程门阵列 FPGA 8.1 半导体存储器概述 能存储大量二值信息的器件 一、一般结构形式 输入/出电路 I/O 输入/出 控制 ！单元数庞大 ！输入/输出引脚数目有限 二、分类 1、从存/取功能分： ①只读存储器 (Read-Only-Memory） ②随机存储器 （Random-Access-Memory） 2、从工艺分： ①双极型 ②MOS型 8.2 ROM 8.2.1 掩模只读ROM 一、结构 二、举例：二极管ROM 地 址 数 据 A1 A0 D3 D2 D1 D0 0 0 0 1 0 1 0 1 1 0 1 1 1 0 0 1 0 0 1 1 1 1 1 0 A0~An-1 W0 W(2n-1) D0 Dm 二极管ROM 两个概念： 存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0”。 存储器的容量：“字数 x 位数” 二极管构成的存储矩阵 掩模ROM的特点： 出厂时已经固化，不能更改，适合大量生产 简单，便宜，非易失性 MOS管构成的存储矩阵 8.2.2 可编程ROM（PROM） 总体结构与掩模ROM一样，但存储单元不同 可编程ROM（PROM） 写入时，要使用编程器 8.2.3 可擦除的可编程ROM（EPROM） 总体结构与掩模ROM一样，但存储单元不同 一、用紫外线擦除的PROM（UVEPROM） 二、电可擦除的可编程ROM（E2PROM） 总体结构与掩模ROM一样，但存储单元不同 为克服UVEPROM擦除慢、操作不便的缺点，采用FLOTOX（浮栅隧道氧化层MOS管） 三、快闪存储器（Flash Memory） 为提高集成度，省去T2（选通管） 改用单管叠栅MOS管（类似SIMOS管） Flash Memory工作原理： 8.3 随机存储器RAM 8.3.1 静态随机存储器（SRAM） 一、结构与工作原理 1024X4位RAM实例（2114） 二、SRAM的存储单元 六管N沟道增强型MOS管 8.3.2* 动态随机存储器（DRAM） 利用MOS管栅极电容可以存储电荷的原理 8.4 存储器容量的扩展 8.4.1 位扩展方式 适用于每片RAM或ROM字数够用而位数不够时 接法：将各片的地址线、读写线、片选线并联即可 例：用八片1024 x 1位→ 1024 x 8位的RAM 8.4.2 字扩展方式 适用于每片RAM或ROM位数够用而字数不够时 1024 x 8 RAM 例：用四片256 x 8位→1024 x 8位 RAM 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 RAM的字扩展接法： 8.5 用存储器实现组合逻辑函