EDA课设十进制加法器课程设计报告书解剖.doc

燕山大学 课 程 设 计 说 明 书 题 目 ： 十进制加法器 学院（系）： 电气工程学院 年级专业 ： 11级应用电子 学 号 ： 学生姓名 ： 指导教师 ： 李建霞 吕宏诗 教师职称 ： 实验师 实验师 燕山大学课程设计（论文）任务书 院（系）：电气工程学院 基层教学单位：电子实验中心 学 号 学生姓名 专业（班级） 设计题目 十进制加法器 设 计 技 术 参 数 ●在数码管上显示加数、被加数和结果； ●设置加数和被加数，当加数和被加数超过49时均按0处理。 ●当加数和被加数小于等于49时，双色点阵显示Z；大于49时，双色点阵显示F，同时蜂鸣器蜂鸣5秒。 设 计 要 求 ●在6个动态数码管显示加数、被加数和结果； ●分别用6个拨码开关设置加数和被加数。 ●双色点阵提示加数和被加数范围。 工 作 量 ●学会使用Max+PlusII软件、Verilog HDL语言和实验箱； ●独立完成电路设计，编程下载、连接电路和调试； ●参加答辩并书写任务书。 工 作 计 划 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务