数字电路课程设计第二课教程.pptVIP

* 本部分实验内容为新内容，操作步骤较多，为保证实验项目进行完毕，请同学们务必提前做好预习准备 通过本次实验，引导学生以硬件描述语言的手段设计数字逻辑电路； 掌握在QuartusII软件下VHDL语言输入的设计流程； 理解数字秒表的工作原理，学会在QuartusII下通过VHDL语言描述数字秒表的设计方法； 掌握可编程逻辑器件（PLD）的基本开发流程。 * 一、实验目的 二、实验设备 计算机，可编程逻辑器件实验板 可编程逻辑器件（Programmable Logic Devices），发展于20世纪70年代，属半定制集成电路； 使用PLD器件，借助EDA设计方法，可以方便、快速地构建数字系统； 任何组合逻辑电路都可以用“与门-或门”二级电路实现； 任何时序逻辑电路都可以由组合逻辑电路加上存储元件（触发器、锁存器构成）； 人们由此提出乘积项可编程电路结构，原理结构如下： * 三、PLD器件简述 可编程逻辑器件选用Altera公司新一代FPGA器件：CycloneII系列的EP2C 35F484C8； 开发板通过USB Blaster将PC机USB接口与核心板JTAG接口相连，下载目标文件。 * 实验设备---FPGA开发板简介 * 电源指示灯 电源开关 独立按键，按下为低电平，弹起为高电平 LED指示部分 FPGA开发板结构简介 JTAG下载接口 共阴数码管显示部分 要求：用VHDL