p阱CMOS芯片制作工艺设计.doc

p阱CMOS芯片制作工艺设计 目录 一．设计参数要求 2 二． 设计内容 2 1：PMOS管的器件特性参数设计计算。 2 2：NMOS管参数设计与计算。 3 3： p阱CMOS芯片制作的工艺实施方案； 5 工艺流程 5 4．光刻工艺及流程图(典型接触式曝光工艺流程为例) 10 5： 掺杂工艺参数计算； 11 P阱参杂工艺计算 11 ②PMOS参杂工艺计算 12 ③NMOS参杂工艺计算 13 三：工艺实施方案 14 四、参考资料 17 五：心得体会 18 一．设计参数要求 1. 特性指标要求： n沟多晶硅栅MOSFET：阈值电压VTn=0.5V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS≥25V, 跨导gm≥2mS, 截止频率fmax≥3GHz（迁移率μn=600cm2/V·s） p沟多晶硅栅MOSFET：阈值电压VTp= -1V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS=≥25V, 跨导gm≥0.5mS, 截止频率fmax≥1GHz（迁移率μp=220cm2/V·s） 2. 结构参数参考值： N型硅衬底的电阻率为20((cm；垫氧化层厚度约为600 ?；氮化硅膜厚约为1000 ?； P阱掺杂后的方块电阻为3300(/(，结深为5~6(m； NMOS管的源、漏区磷掺杂后的方块电阻为25(/(，结深为0.3~0.5(m； PMOS管的源、漏区硼掺杂后的方块电阻为25(/(，结深为0.3~0.5(m； 场氧化层厚度为1(m；栅氧化层厚度为500 ?；多晶硅栅厚度为4000 ~5000 ?。 设计内容 1：PMOS管的器件特性参数设计计算。 由得? ,则 得 再由，式中（VGS-VT）≥VDS(sat)，得 又，得 阈值电压 取发现当时符合要求,又得 2：NMOS管参数设计与计算。 因为,其中，6×， 所以? 饱和电流：，式中（VGS-VT）≥VDS(sat)， IDsat≥1mA 故可得宽长比： 由可得宽长比： 取nmos衬底浓度为查出功函数差与掺杂浓度的关系可知： 取发现当时；符合要求又可知 故取 3： p阱CMOS芯片制作的工艺实施方案； 工艺流程 1：衬底制备。 由于NMOS管是直接在衬底上形成，所以为防止表面反型，掺杂浓度一般高于阈值电压所要求的浓度值，其后还要通过硼离子注入来调节。CMOS器件对界面电荷特别敏感，衬底与二氧化硅的界面态应尽可能低，因此选择晶向为100的P型硅做衬底，电阻率约为20Ω?CM 2：初始氧化。 为阱区的选择性刻蚀和随后的阱区深度注入做工艺准备。阱区掩蔽氧化介质层的厚度取决于注入和退火的掩蔽需要。这是P阱硅栅CMOS集成电路的制造工艺流程序列的第一次氧化。 3：阱区光刻。 是该款P阱硅栅CMOS集成电路制造工艺流程序列的第一次光刻。若采用典型的常规湿法光刻工艺，应该包括：涂胶，前烘，压板，曝光，显影，定影，坚膜，腐蚀。去胶等诸工序。阱区光刻的工艺要求是刻出P阱区注入参杂，完成P型阱区注入的窗口 4：P阱注入。 是该P阱硅栅COMS集成电路制造工艺流程序列中的第一次注入参杂。P阱注入工艺环节的工艺要求是形成P阱区。 5：剥离阱区氧化层。 6：热生长二氧化硅缓冲层。 消除Si-Si3N4界面间的应力，第二次氧化。 7：LPCVD制备Si3N4介质。 8：有源区光刻：即第二次光刻 9：N沟MOS管场区光刻。 10：N沟MOS管场区P+注入。 第二次注入。N沟MOS管场区P+的注入首要目的是增强阱区上沿位置处的隔离效果。 同时，场区注入还具有以下附加作用： A 场区的重掺杂注入客观上阻断了场区寄生mos管的工作 B 重掺杂场区是横向寄生期间失效而一直了闩锁效应： C 场区重掺杂将是局部的阱区电极接触表面的金—半接触特性有所改善。 11：局部氧化 第三次氧化，生长场区氧化层 12：剥离Si3N4层及SiO2缓冲层。 13：热氧化生长栅氧化层。 14：P沟MOS管沟道区光刻。 15：P沟MOS管沟道区注入 16：生长多晶硅。 17：刻蚀多晶硅栅 18：涂覆光刻胶。 19：刻蚀P沟MOS管区域的胶膜。 20：注入参杂P沟MOS管区域。 21：涂覆光刻胶。 22：刻蚀N沟MOS管区域的胶膜 23：注入参杂N沟MOS管区域 24：生长磷硅玻璃PSG。 25：引线孔光刻 26：真空蒸铝。 27：铝电极反刻 P阱硅栅CMOS反相器单元的管芯制造工艺流程 4．