3第2章2FPGACPLD基本结构及原理绪论.doc

第二章FPGA基本概念 2.2 Cyclone II系列FPGA 1、Cyclone II系列FPGA概述 EP2C35F672C6，是Altera的DE2教育平台选用的Cyclone II系列FPGA。Cyclone II系列是低成本的FPGA，它将低成本FPGA的密度扩展到了68416个逻辑单元（LEs），从而可以在低成本FPGA上实现复杂的数字系统。 Cyclone II系列FPGA采用TSMC（台积电）的90nm工艺，与竞争对手采用的90nm工艺的FPGA相比，其性能高出60%而功耗减低一半，而其价格则几乎可以与ASIC产品竞争。优异的性价比使Cyclone II系列FPGA可以广泛地应用于汽车电子、消费电子、音/视频处理、通信以及测试测量等终端产品市场。 Cyclone II系列FPGA支持Altera公司的Nios II嵌入式软核处理器。Nios II具有灵活的可配置特性而且可以非常容易地实现各种外设的扩展。对于并行事务处理，可以在一个FPGA上放置多个Nios II软核，大大提高了处理器的效率，也方便多个小组同时开发，进一步加快了新产品的研发速度。 在数字信号处理方面，Cyclone II系列FPGA也具有明显的优势。Cyclone II系列FPGA可以内置多达150个18x18的硬件乘法器，片上大容量的M4K RAM以及经过专门优化的对外部存储器的高速存取特性，使它们非常适合于数字信号处理器或协处理器的应用场合。Altera公司提供的数字信号处理器IP核以及DSP Builder软件包使数字信号处理产品的开发非常容易。 Cyclone II系列主要性能见表2.2。 表2.2 Cyclone II系列FPGA的性能比较 特性 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70 LE数量 4608 8256 18752 33216 50528 68416 M4K RAM块数量 26 36 52 105 129 250 RAM总量/位 119808 165888 239616 483840 594432 1152000 内嵌乘法器数量 13 18 26 35 86 150 锁相环数量 2 2 4 4 4 4 可用最大I/O口数量 158 182 315 475 450 622 图2.6是Cyclone II系列FPGA的内部结构排列方式。 图2.6 Cyclone II系列内部结构示意图 Cyclone II系列器件主要由以行列形式排列的逻辑阵列块（Logic Array Block, LAB）、嵌入式存储器块及嵌入式乘法器组成，锁相环（PLL）为FPGA提供时钟，输入/输出单元（Input/Output Elements，IOEs）提供输入/输出接口逻辑。逻辑阵列、嵌入式存储器块、嵌入式乘法器、输入输出单元及锁相环之间可实现各种速度的信号互连。 2、逻辑单元 逻辑单元是Cyclone II系列FPGA逻辑的最小单元，它能够完成各种复杂的逻辑应用。一个逻辑单元的主要特性如下： （1）4输入查找表相当于一个4输入的函数发生器，能够实现4变量输入的所有逻辑。（2）一个可编程寄存器。（3）一个进位链连接（Carry Chain Connection）。（4）一个寄存器链连接（Register Chain Connection）。（5）能够驱动所有可能的互连，包括本地互连、列间、行间、寄存器链以及直接互连。（6）支持寄存器打包。（7）支持寄存器反馈。 Cyclone II逻辑单元的结构如图2.7所示。 图2.7 Cyclone II逻辑单元的结构 每个逻辑单元（LE）都可以配置成D、T、JK或SR模式，每一个LE都有独立的数据输入（datal、data2、data3、data4）、清除（labclrl、labclr2、DEV-CLRn）、时钟（labclkl、labclk2）及时钟使能输入（labclkenal、labclkena2）。时钟网络、GPIO（General Purpose Input/Output，通用输入/输出）及内部逻辑都可以驱动寄存器的时钟及清除信号。内部逻辑及GPIO可以驱动时钟使能信号。用于组合逻辑时，查找表旁路掉寄存器而直接驱动输出。 每个LE有三个输出，可以用来驱动行、列布线，直接连接布线和本地布线。其中两个输出用来驱动行、列以及直接布线，一个输出用来驱动本地互连布线。查找表输出和寄存器输出可以完全独立地分别驱动三个输出中的两个，即用查找表驱动其中一个输出时，可以用寄存器的输出驱动另一个输出。由于这种做法可以让查找表和寄存器各自独立完成互不相干的功能，因此有效提高了器件的利用率。这种工作方式称作寄存器打包（Register Packing）。在寄存