第4章组合逻辑电路精选.ppt

4.1 概述 多输出组合电路的分析 P84 例题 4-3 （二）多输出组合逻辑电路的设计 例如：用“与非”门设计一个将8421BCD码转换成余3码的代码转换电路。 3、二-十进制加法器（自学）　　 对于有权码，将每位的数码与相应的位权相乘，再求和，就可以得到它所代表的十进制数值。 8421码实现加、减运算时的修正规则： （1）4位一组二进制数，两个8421码表示的数相加之和等于或小于1001，即十进制的9时，不需要修正，在各组内，二进制代码相加，仍遵循“逢二进一”的规则。 （2）4位一组二进制数，两个8421码相加结果大于1001（即十进制9）时，则应该对该组的4位进行“加6修正”，使它向高一组产生进位。 （3）4位一组二进制数，两个8421码相加结果大于或等于10000（即十进制16），而向高一组进位时，则应该对该4位进行“加6修正”。 修正电路应含一个判 9 电路，当和数大于 9 时对结果加0110， 小于等于 9 时加0000。 除了上述大于 9 时的情况外，如相加结果产生了进位位，其结果必定大于 9， 所以大于 9 的条件为  显示译码器 1、数码显示器 　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时 共阴极 2、显示译码器 真值表仅适用于共阴极LED 真值表 2、集成显示译码器74LS48 引脚排列图 功能表 辅助端功能 译码驱动器 （显示译码器74LS48） 输入是零，且被灭掉，此脚输出低电平。 此脚输入低电平时，无条件灭灯。 此脚输入低电平时，是数字零就灭，其他不灭。 无条件试灯 使能端的作用 3、数码显示电路的动态灭零 译码器的应用 1、用二进制译码器实现逻辑函数 ②画出用二进制译码器和与非门实现这些函数的接线图。 ①写出函数的标准与或表达式，并变换为与非-与非形式。 2、用二进制译码器实现码制变换 十进制码 8421码 十进制码 余3码 十进制码 2421码 本节小结 　把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 　译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。 　二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。 4 .1.4 编码器 二进制编码器 二-十进制编码器 4.4.3 编码器 实现编码操作的电路称为编码器。 二进制编码器 1、3位二进制编码器 输入8个互斥的信号输出3位二进制代码 真值表 逻辑表达式 逻辑图 2、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 逻辑表达式 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 2、集成3位二进制优先编码器 ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出。 集成3位二进制优先编码器74LS148 集成3位二进制优先编码器74LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效 二-十进制编码器 例题4.10、8421 BCD码编码器 输入10个互斥的数码输出4位二进制代码 真值表 逻辑表达式 逻辑图 2、8421 BCD码优先编码器 真值表 逻辑表达式 逻辑图 3、集成10线-4线优先编码器 NC是空脚 本节小结 　用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 　编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。 4.1.5 数据选择器 4.4.4 4选1数据选择器 集成数据选择器 用数据选择器实现组合逻辑函数 退出 4选1数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 题二、设计一个四位二进制码奇偶位发生器：奇数个“1”时输出1，否则输出为零；同时设计奇校验检测器。 解：第一步 根据问题的逻辑要求，建立真值表。 P 奇校验发生器 本节小结 　①组合电路的特点：在任何时刻的输出只取决于当时