第4章_Avalon总线规范(上)讲述.ppt

第4章 Avalon总线规范 计算机总线的分类： （1）按相对于CPU或其它芯片的位置可分为：片内总线、片外总线?； （2）按总线的功能可分为：地址总线、数据总线、控制总线 ； （3）按总线的层次结构可分为：CPU总线、存储总线、系统总线、外部总线； Avalon 总线 Avalon总线由ALTERA公司提出，用于在基于FPGA的片上系统中连接片内处理器和片内外设的总线结构。 连接到Avalon总线的设备分为主从设备，并各有其工作模式。 Avalon总线本身是一个数字逻辑系统，它在实现“信号线汇接”这一传统总线功能的同时，增加了许多内部功能模块，引用了很多新的方法，比如从端仲裁模式，多主端工作方式，延时数据传输，这些功能使得在可编程逻辑器件中可以灵活的实现系统增减和IP复用。 Avalon总线是一个设计用于在基于FPGA的片上系统中连接片内处理器和片内外设的总线结构。 设计这样一个系统总线结构，主要考虑了一下三个目标： 1.简化片上系统的互联规则，提供一种易用的接口。 2.为总线逻辑优化节省系统资源。 3.同步工作模式。 Avalon总线是用于处理器与片内/外外设互连的技术，这就决定了Avalon总线具有以下的一些特点： 简单性，易于理解、易于使用。 占用资源少，减少对FPGA片内资源的占用。 高性能，Avalon总线可以在每一个总线时钟周期完成一次数据传输。 专用的地址总线、数据总线和控制总线：这样Avalon总线模块和片上逻辑之间的接口的得以简化，Avalon外设不需要识别数据和地址周期。 to be continued continue 支持高达1024位的数据宽度，支持不是2的偶数幂的数据宽度。 支持同步操作，所有Avalon外设的接口与Avalon交换架构的时钟同步，不需要复杂的握手/应答机制。简化了Avalon接口的时序行为，而且便于集成高速外设。 支持动态地址对齐，可以处理具有不同数据宽度的外设间的数据传输，Avalon总线的自动地址对齐功能将自动解决数据宽度不匹配的问题，不需要设计者的干预。 Avalon总线规范是一个开放的标准，用户可以在未经授权的情况下使用Avalon总线接口来自定义外设。 Altera提供了Avalon的接口规范，供设计者开发自己的外设和更好地使用外设。该规范向读者描述了诸如微处理器、存储器、UART等主从外设的基于地址的读/写接口的基本知识。Avalon接口规范给出了主从外设间的端口连接关系，通信的时序关系，支持的多种传输方式。 设计者可以不去了解Avalon交换结构的实现细节，只要掌握其同外设相连接的接口。 4.2 Avalon总线基本概念 4.2.1 Avalon外设和交换架构 一个基于Avalon接口的系统会包含很多功能模块，这些功能模块就是Avalon存储器映射外设，通常简称Avalon外设。所谓存储器映射外设是指外设和存储器使用相同的总线来寻址，并且CPU使用访问存储器的指令也用来访问I/O设备。为了能够使用I/O设备，CPU的地址空间必须为I/O设备保留地址。 Avalon外设包括存储器，处理器、UART、PIO、定时器和总线桥等。还可以有用户自定义的Avalon外设，用户自定义的外设能称之为Avalon外设，要有连接到Avalon结构的Avalon信号。 Avalon外设分为主外设和从外设，能够在Avalon总线上发起总线传输的外设是主外设，从外设只能响应Avalon总线传输，而不能发起总线传输。主外设至少拥有一个连接在Avalon交换架构上的主端口，主外设也可以拥有从端口，使得该外设也可以响应总线上其它主外设发起的总线传输。 Avalon交换架构是一种可自动调整的结构，随着设计者不同设计而做出最优的调整。可以看到外设和存储器可以拥有不同的数据宽度，并且这些外设可以工作在不同的时钟频率。Avalon交换架构支持多个主外设，允许多个主外设同时在不同的从外设进行通信，增加了系统的带宽。这些功能的实现都是靠Avalon交换架构中的地址译码、信号复用、仲裁、地址对齐等逻辑实现的。 本章重点讨论Avalon外设和Avalon交换架构之间的互连，主要研究接口级的行为，不关注其内部实现。 4.2 Avalon总线基本概念 4.2.2 Avalon信号 Avalon接口定义了一组信号类型(片选、读使能、写使能、地址、数据等)，用于描述主/从外设上基于地址的读写接口。Avalon外设只使用和其内核逻辑进行接口的必需的信号，而省去其他会增加不必要的开销的信号。 4.2.2 Avalon信号 Avalon信号的可配置特性是Avalon接口与传统总线接口