第6章80X86_88存储系统讲述.ppt

*Cache的读写操作 写操作 读操作 贯穿读出式 旁路读出式 写穿式 回写式 * 写穿式（Write Through） 从CPU发出的写信号送Cache的同时也写入主存。 CPU Cache 主 存 * 回写式（Write Back） 数据一般只写到Cache，当Cache中的数据被再次更新时，才将原来的数据写入主存相应页，并接受新的数据。 CPU Cache 主 存 更新 写入 * 贯穿读出式 CPU Cache 主 存 CPU对主存的所有数据请求都首先送到Cache，在Cache中查找。若命中，则切断CPU对主存的请求，并将数据送出；如果不命中，则将数据请求传给主存。 * 旁路读出式 CPU向Cache和主存同时发出数据请求。如果命中，则Cache将数据送给CPU，并同时中断CPU对主存的请求；若不命中，Cache不做任何动作，由CPU直接访问主存。 CPU Cache 主 存 * 3）PC机中的CACHE 一般有两级CACHE（有的具有三级） L1 CACHE——容量一般为8KB～64KB L2 CACHE——容量一般为128KB～2MB 新型CPU一般将这两级CACHE都做在CPU内核中。而且运行速度与CPU内核相同，使CPU的整体性能有了极大的提高。 指令Cache和数据Cache 各种CPU的Cache配置。 * * * 典型DRAM芯片2164A 2164A：64K×1 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址线； 地址线的数量仅 为同等容量SRAM 芯片的一半。 行地址 1 0 0 0 1 0 0 0 列地址 * 主要引线 RAS：行地址选通信号，用于锁存行地址； CAS：列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在地址锁存器中。 DIN： 数据输入 DOUT：数据输出 WE=0 数据写入 WE=1 数据读出 WE：写允许信号 * 工作原理 三种操作： 数据读出 数据写入 刷新 * 刷新 将存放于每位中的信息读出再照原样写入原单元的过程——刷新 * 三、存储器扩展技术 位扩展——扩展每个存储单元的位数 字扩展——扩展存储单元的个数 字位扩展——二者的综合 用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。 * 位扩展 存储器的存储容量等于： 单元数×每单元的位数 当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。 字节数 字长 * 位扩展例 用8片2164A芯片构成64KB存储器。 2164A: 64K x 1，需8片构成64K x 8（64KB） LS138 A8~A19 2164A 2164A 2164A DB AB D0 D1 D7 A0~A7 … 译码输出 读写信号 A0~A19 D0~D7 A0~A7 A0~A7 * 位扩展方法： 将每片的地址线、控制线并联，数据线分别引出。 位扩展特点： 存储器的单元数不变，位数增加。 * 字扩展 地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。 扩展原则： 每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。 * 字扩展例 用两片64K×8位的SRAM芯片构成容量为128KB的存储器 * 字位扩展 根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求； 进行字扩展以满足容量要求。 若已有存储芯片的容量为L×K，要构成容量为M ×N的存储器，需要的芯片数为： （M / L） ×（N / K） * 字位扩展例 用4K×1位的芯片组成16KB的存储器。 扩成4KB —— 8片 再扩成16KB —— 4*8=32片 地址线需14根（A0-A13），其中12根（A0-A11）用于片内寻址，2根（A12，A13）用于片选译码。 注意：以上的例子中所需的地址线数并未从系统整体上考虑。在实际系统中，总线中的地址线数往往要多于所需的地址线数，这时除片内寻址的低位地址线(即片内地址线)外，剩余的高位地址线一般都要用于片选译码。 * 8088系统中存储器的连接使用方法 存储器与8088系统总线的连接的要点是： 存储器的地址范围？ 根据要求的地址范围可确定用哪几根地址线进行片选，哪几根地址线做片内寻址以及如何进行片选译码。 系统总线上与存储器有关的信号线有哪些？ 熟悉与存储器有关的总线信号和存储芯片引脚的功能。 译码电路的构成（译码器的连接方法） 系