北邮模拟CMOS集成电路实验报告..doc

模拟CMOS集成电路实验报告 专业： 班级： 姓名： 学号： 实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验要求 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、原理图 2、幅频特性曲线 3、相频特性曲线 四、实验结果分析 器件参数： NMOS管的宽长比为10，栅源之间所接电容1pF，Rd=10K。 实验结果： 输入交流电源电压为1V，所得增益为12dB。 由仿真结果有：gm=496u，R=10k，所以增益Av=496*10/1000=4.96=13.91 dB 可见，实际增益大于理论增益。 补充：电阻改为1k后 实验二:差分放大器设计 一、实验目的 1.掌握差分放大器的设计方法； 2.掌握差分放大器的调试与性能指标的测试方法。 二、实验要求 1.确定放大电路； 2.确定静态工作点Q； 3.确定电路其他参数。 4.电压放大倍数大于20dB，尽量增大GBW，设计差分放大器； 5.对所设计电路调试； 6.对电路性能指标进行测试仿真，并对测量结果进行验算和误差分析。 三、实验原理 平衡态下的小信号差动电压增益AV为： ? β1= β2= β=μnCOX(W/L) 四、实验结果 (表中数据单位dB) ，R单位：kΩ W/L R 5 10 20 30 20K 14.3dB 15.6dB 16.8dB 17.3dB 30K 16.8dB 19dB 20.2dB 20.8dB 40K 20.1dB 20.9dB 21.7dB 22.4dB 改变W/L和栅极电阻，可以看到，R一定时，随着W/L增加，增益增加，W/L一定时，随着R的增加，增益也增加。但从仿真特性曲线我们可以知道，这会限制带宽的特性，W/L增大时，带宽会下降。为保证带宽， 选取W/L=5，R=40K的情况下的数值，带宽约为1.18G，可以符合系统的功能特性，实验结果见下图。 1.电路图 2.幅频特性曲线 五、思考题 根据计算公式，为什么不能直接增大R实现放大倍数的增大？ 答： 若直接增加Rd，则Vd会增加，增加过程中会限制最大电压摆幅； 如果VDD—Vd=Vin—VTH，那MOS管处于线性区的边缘，此时仅允许非常小的输出电压摆幅。即电路不工作。此外，RD增大还会导致输出结点的时间常数更大。 实验三：电流源负载差分放大器设计 一、实验目的 1.掌握电流源负载差分放大器的设计方法； 2.掌握差分放大器的调试与性能指标的测试方法。 二、实验要求 1.设计差分放大器，电压放大倍数大于30dB； 2.对所涉及的电路进行设计、调试； 3.对电路性能指标进行测试仿真，并对测量结果进行验算和误差分析。 三、实验原理 电流镜负载的差分对 传统运算放大器的输入级一般都采用电流镜负载的差分对。如上图所示。NMOS器件M1和M2作为差分对管，P沟道器件M4，M5组成电流源负载。电流0I?提供差分放大器的工作电流。如果M4和M5相匹配，那么M1电流的大小就决定了M4电流的大小。这个电流将镜像到M5。 如果VGS1=VGS2，则Ml和M2的电流相同。这样由M5通过M2的电流将等于是IOUT为零时M2所需要的电流。如果VGS1VGS2，由于I0=ID1+ID2，ID1相对ID2要增加。ID1的增加意味着ID4和ID5也增大。但是，当VGS1变的比VGS2大时，ID2应小。因此要使电路平衡，IOUT必须为正。输出电流IOUT等于差分对管的差值，其最大值为I0。这样就使差分放大器的差分输出信号转换成单端输出信号。反之如果VGS1VGS2，将变成负。 假设M1和M2差分对总工作在饱和状态，则可推导出其大信号特性。描述大信号性能的相应关系如下： 式(7-1)中，VID表示差分输入电压。 上面假设了M1?和M2?相匹配。将式(7-1)代入(7-2)中得到一个二次方程，可得出解。 上图是归一化的M1?的漏电流与归一化差分输入电压的关系曲线，也即是CMOS差分放大器的大信号转移特性曲线。 该放大器的小信号特性参数等效跨导 从图2可以看出，在平衡条件下，