第5节_QuartusII应用向导(原理图输入方法)1课程指导.pptVIP

本章重点 1. 掌握在QuartusII中设计电路流程 2. 掌握图形输入法设计电路方法 实验及作业 实验：5-4 5-5(P125) 作业：5-8 5-11 （P124） 5.1 基本设计流程 5.1.1 建立工程库文件夹和编辑设计文件 5.1.2 创建工程 5.1.3 编译前设置 5.1.4 全程编译 5.1.5 时序仿真 5.1.6 应用TTL电路图观察器 5.2 引脚设置和下载 5.2.1 引脚锁定 5.2.2 配置文件下载 5.4 原理图输入设计方法 5.4.1 设计流程 5.4.2 应用宏模块的原理图设计 5.1.1 建立工程库文件夹和编辑设计文件 例1 1位加法器设计 * * 第5章 QuartusII应用向导 原理图输入设计方法 6.1.1 基本设计步骤 步骤1：为本项工程设计建立文件夹 注意： 文件夹名不能用中文，且不可带空格。 将所需元件全部调入原理图编辑窗 连接好的原理图 输出引脚： OUTPUT 输入引脚： INPUT 将他们连接 成半加器 连接好原理图并存盘 首先点击这里 文件名取为： h_adder.gdf 注意，要存在 自己建立的 文件夹中 观察分析半加器仿真波形 半加器h_adder.gdf的仿真波形 设计顶层文件 仿照前面的“步骤”，打开一个新的原理图编辑窗口 在顶层编辑窗中调出已设计好的半加器元件 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。 将当前文件设置成Project。 编译此顶层文件f_adder.gdf，然后建立波形仿真文件。 在顶层编辑窗中设计好全加器 对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。 1位全加器的时序仿真波形 设计流程归纳 QuartusII设计流程 例2 2位十进制数字频率计设计 1 设计有时钟使能的两位十进制计数器 (1) 设计电路原理图。 用74390设计一个有时钟使能的两位十进制计数器 (2) 计数器电路实现 调出元件74390 从Help中了解74390的详细功能 (3) 波形仿真 两位十进制计数器工作波形 * * *