Cache Controller的研究和设计研究.docVIP

华北电力大学（北京） 硕士学位论文 Cache Controller的研究和设计 姓名：吴梦洁 申请学位级别：硕士 专业：计算机应用技术 指导教师：肖立贤            华北电力大学?本?硕士学位论文 与通过外部总线连接的???啾龋??贑??减少了处理器在外部总线上的活动， 中找到时，就减少了对总线的访问。因为与总线长度相比，处理器内部的数据路径 片内???痔岢隽硪桓鑫侍猓?欠袢孕枰J褂靡桓銎?獾幕蛲獠康腃??， 通常，答案是肯定的。多数当代的设计包含了片内???推?釩??两种。这种 存取时?日?下??饩偷贾铝私系偷男阅埽涣硪环矫妫?绻?褂昧薒?籗??瓹??， 则经常丢失的信息可以很快被取来，这是总线传输最快的一种类型。一些研究表明， 使用两级???肥悼梢蕴岣咝阅堋１旧杓浦С???的????。 所谓分立是指在设计中，采用单个???娣攀?莺椭噶睢Ｍ骋籆??有一些 潜在的优点： 它在获取指令和数据的负载之间自动进行平衡，即如果执行方式中取指令 要读取的数据，则会出现相反的情况。 令。分立???杓频闹饕S诺闶侨∠?薈??在指令处理器和执行单元间的竞争， 它在任何基于指令流水线的设计中都是重要的。通常处理器会提前获取指令，并把 器存取数据时，这一请求提交给统一???Ｈ绻??