第6章时序逻辑电路第6时序逻辑电路.pptVIP

解 （分析过程略） 式中： 所以，其输出波形如图6.3.26所示。 由波形可知， 该电路也构成一种脉冲分配器。 图6.3.26 例6.3.9电路的输出波形 　　4) 用MSI计数器和数据选择器实现序列数字信号发生器 　　用74LS160和8选1数据选择器74LS151构成的产生序列数字信号的电路如图6.3.27所示，电路的状态转换表如表6.3.11所示。 该电路在每输入8个CP脉冲，相应顺序输出序列数字信 图6.3.27 用MSI计数器和数据选择器构成序列数字信号发生器 表6.3.11 图6.3.26的状态 6.3.3 寄存器 　　1. 寄存器的功能 　　用来暂时存放数据、指令等信息的时序逻辑电路部件称为寄存器。对寄存器的基本要求是：数码要存得进，存得住，取得出。寄存器的记忆单元是触发器。一个触发器可以存储1位二进制代码，存放N位二进制代码， 需用N个触发器。 　　2. 寄存器的分类 　　寄存器分为数据寄存器和移位寄存器两类。  　　数据寄存器主要用来存放一组二进制信息，在电子计算机中常被用来存储原始数据、中间结果、最终结果及地址码等数据信息与指令。  同时具有寄存数据和移位数据功能的寄存器称为移位寄存器。移位，是指在时钟脉冲的控制下，寄存器中所存的各位数据依次（低位向高位或高位向低位）移动。 　 　　3. 数据寄存器分析 常用D触发器构成数据寄存器。  　　在5.5节中介绍过的锁存器74LS373实际上就是一种数据寄存器。它是由8个D触发器，用CP上升沿触发实现并行输入、 并行输出的数据寄存器。 其特点是： ① 三态输出；② 具有CP缓冲门（提高了抗干扰能力）； ③ 不需要清零（单拍工作方式）。下面再以集成数据寄存器74LS175为例分析另一种数据寄存器的结构与工作原理。  　　74LS175的逻辑电路图和引脚排列图如图6.3.28所示，其逻辑功能表如表6.3.12所示。由功能表不难看出它具有清零、 并行存入数据和保持三种功能。 图6.3.28 74LS175的编辑电路图和引脚排列 （a） 逻辑电路图； （b） 引脚排列图 表6.3.12 74LS175的逻辑功能表 　　4. 移位寄存器分析 　　移位寄存器分单向移位（左移、右移）和双向移位两大类。 根据数据输入和输出格式的不同，移位寄存器可分为四种工作方式：串入/串出、串入/并出、并入/串出、并入/并出。  　　图6.3.29是用D触发器组成的单向移位寄存器。其中， 每个触发器的输出端Q依次接到下一个触发器的D端，只有第一个触发器的D端接收数据。 每当CP上升沿到来时，串行数据输入端的输入数码移入F0，同时每个触发器的状态也移给下一个触发器。假设输入数据为1101，从高位到低位逐位输入到D0端， 那么在移位脉冲作用下，移位寄存器中数码的移动情况将如表6.3.13所示。可以看到，当来过4个CP脉冲以后，1101这4位数码恰好全部移入寄存器中。这时，可以从4个触发器的Q端得到并行的数码输出。 图6.3.29 左移单向移位寄存器电路图 表6.3.13 移位寄存器中数码的移动情况 　　最后一个触发器的Q端还可以作为串行数据输出端。 如果需要得到串行的输出数据，则只要再输入3个CP脉冲，4位数据便可依次从串行输出端送出去，这就是所谓串行输出方式。 因此，可以把图6.3.28所示的电路叫做串行输入，串行输出、 并行输出左向移位寄存器。 　　图6.3.30所示为该寄存器输入数码1101的时序图。  图6.3.30 4位单向移位寄存器输入1101的时序图 　　利用触发器的直接置位端还可以实现并行数据输入。  　　如果把图6.3.28所示的电路的各触发器连接顺序调换一下， 则可构成右向移位寄存器。图6.3.31所示的是用JK触发器构成的右向移位寄存器。如再增添一些控制门，则可构成既能左移，又能右移的双向移位寄存器， 见图6.3.32。 图6.3.31 右向移位寄存器电路 图6.3.32 双向移位寄存器电路 　　5. 寄存器的应用 　　1） 三态输出数据寄存器用于总线传输 　　由于三态输出数据寄存器的输出线上出现的数据和输入线上传来的数据不是同时存在的，因此这些寄存器可以共用数据总线。图6.3.33 为微型计算机中的寄存器示意框图。图中RTA、 RTB、RTC、RTD为三态输出数据寄存器，全部挂在数据总线BUS上，其中双箭头数据线表示传输的数据是双向的。如果要将RTA中所存数据传送到BUS上去，只要令EA=0，CPA=1，而其他寄存器的E=1，CP=0即可，即关闭其他寄存器，使其输出端呈高阻态， 否则会出现数据传输错误。 图6.3.33 三态输出寄存器挂接数据总线 　　2） 构成环形计数器