《stm32试题.docVIP

1.Cortex-M处理器采用的架构是（ ） （A）v4T （B）v5TE （C）v6 （D）v7 NVIC可用来表示优先权等级的位数可配置为是（ ） （A）2 （B）4 （C）6 （D）8 Cortex-M3的提供的流水线是（ ） （A）2级 （B）3级 （C）5级 （D）8级 Cortex-M3的提供的单周期乘法位数是（ ） （A）8 （B）16 （C）32 （D）64 STM32处理器的USB接口可达（ ） （A）8Mbit/s （B）12Mbit/s （C）16Mbit/s （D）24Mbit/s Context – M3处理器的寄存器r14代表（ ） （A）通用寄存器 （B）链接寄存器 （C）程序计数器 （D）程序状态寄存器 Handle模式一般使用（ ） （A）Main_SP （B）Process_SP （C）Main_SP和Process_SP （D）Main_SP或Process_SP 每个通用I/O端口有（ ）个32位的配置寄存器，（ ）个32位的数据寄存器，（ ）个32位的置位/复位寄存器，（ ）个16位的复位寄存器，（ ）个32位的锁定寄存器 （A）2,1,2,1，1 （B）2,2,1,1,1 （C）2,2，2,1,1 （D）2,2,1,2,1 （ ）寄存器的目的就是用来允许对GPIO寄存器进行原子的读/修改操作 （A）GPIOX_BSRR和GPIOX_BRR （B）GPIOX_CRL和GPIOX_CRH（C）GPIOX_BSRR和GPIOX_LCKR （D）GPIOX_IDR和GPIOX_ODR 所有的GPIO引脚有一个内部微弱的上拉和下拉，当它们被配置为（ ）时可以是激活的或者非激活的 （A）输入 （B）输出（C）推挽 （D）开漏 端口输入数据寄存器的地址偏移为（ ） （A）00H （B）08H（C）0CH （D）04H 每个I/O端口位可以自由的编程，尽管I/O端口寄存器必须以（ ）的方式访问 （A）16位字 （B）16位字节 （C）32位字节 （D）32位字 固件库中的标志状态（FlagStatus）类型被赋予以下两个值（ ） （A）ENABLE或者DISABLE （B）SUCCESS或者ERROR （C）SET或者RESTE （D）YES或者NO STM32F107V有（ ）可屏蔽中断通道 （A）40 （B）50 （C）60 （D）70 STM32F107V采用（ ）位来编辑中断的优先级 （A）4 （B）8 （C）16 （D）32 向量中断控制器最多可支持（ ）个IRQ中断 （A）127 （B）128 （C）240 （D）255 系统控制寄存器 NVIC 和处理器内核接口紧密耦合，主要目的是（ ） （A）结构更紧凑，减小芯片的尺寸 （B）连接更可靠，减小出错的概率 （C）减小延时，高效处理 最近发生的中断 （D）无所谓，没有特别的意思，远一点也没有关系 关于中断嵌套说法正确的是（ ） （A）只要响应优先级不一样就有可能发生中断嵌套 （B）只要抢占式优先级不一样就有可能发生中断嵌套 （C）只有抢占式优先级和响应优先级都不一才有可能发生中断嵌套 （D）以上说法都不对 在STM32107向量中断控制器管理下，可将中断分为（ ）组 （A）4 （B）5 （C）6 （D）7 中断屏蔽器能屏蔽（ ） （A）所有中断和异常 （B）除了NMI外所有异常和中断